A AMD expande a linha EPYC com Venice e Verano, apresentando os novos sockets SP7 e SP8 que superam as plataformas SP5 e SP6.

Os recentes desenvolvimentos relativos aos próximos sockets SP8 e SP7 da AMD revelaram avanços significativos projetados para as novas CPUs EPYC Venice e Verano com arquitetura Zen 6. Essas inovações refletem o compromisso da AMD em aprimorar a densidade de computação e o desempenho geral.

AMD revela os sockets SP8 e SP7 para as CPUs EPYC Venice e Verano.

No ano passado, a AMD anunciou os processadores EPYC Venice e EPYC Verano. A linha Venice promete introduzir até 256 núcleos utilizando a arquitetura Zen 6, com lançamento previsto para 2026. Enquanto isso, a série Verano, esperada para 2027, oferecerá uma alternativa mais acessível, também baseada na plataforma Zen 6.

A HELM Technology, fabricante taiwanesa líder em componentes, divulgou as especificações técnicas dos novos soquetes. O soquete SP7 terá dimensões de 123, 6 x 100, 6 mm, representando um aumento de 12% em relação aos soquetes SP5 existentes, que suportam as CPUs EPYC Genoa e Turin. Este design reformulado incorpora um Mecanismo de Retenção do Soquete (SRM) e consiste em quatro camadas principais: o SRM na parte superior, uma placa de suporte intermediária, a carcaça na placa-mãe e uma placa traseira, todas projetadas para desempenho otimizado.

Um slide de apresentação intitulado 'FIT_AMD SP7 & SP8 CPU Socket' — Fonte da imagem: HELM Technology

O segundo soquete, SP8, projetado especificamente para as CPUs EPYC Verano, possui dimensões de 123, 9 x 80, 9 mm, sendo ligeiramente maior em 7% em comparação com seu antecessor, o SP6. Uma melhoria notável no SP8 é a implementação do mecanismo de carregamento SRM, que difere do mecanismo de atuação do soquete (SAM) usado no SP6.

Principais características da plataforma AMD SP7

A plataforma SP7 foi projetada para maximizar o desempenho, suportando até 16 canais de DRAM DDR5 com velocidades impressionantes de até 8000 MT/s ECC e 12.800 MT/s MRDIMMs em configurações 1DPC. Esta plataforma atenderá a diversos tipos de memória, incluindo soluções RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM, mantendo o suporte a múltiplos níveis de intercalação de memória.

Ao analisar os recursos de E/S, a plataforma AMD SP7 suportará dois soquetes, permitindo dois soquetes de última geração por placa-mãe, e oferecerá uma ampla largura de banda com até 128 pistas PCIe Gen 6.0, cada uma capaz de fornecer 64 Gbps. Além disso, ela fornece até 16 pistas PCIe Gen 4 “bônus” para funcionalidade aprimorada.

Em resumo, a plataforma AMD SP7 apresenta:

Suporte para até 16 canais DDR5
Memória DDR5 ECC com velocidades de até 8000 MT/s
Memória DDR5 RDIMM com velocidades de até 12.800 MT/s
Suporte para RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM.
Até 128 pistas PCIe Gen 6 + 16 pistas PCIe Gen 4 em uma plataforma 2P
Até 96 pistas PCIe Gen 6 + 8 pistas PCIe Gen 4 em uma plataforma 1P

Principais características da plataforma AMD SP8

Em contraste, a plataforma SP8 visa oferecer uma solução robusta de nível básico, mantendo a compatibilidade com os chips EPYC Verano. Ela preserva a compatibilidade com recursos de memória igualmente impressionantes, mas é otimizada para configurações de 8 canais. Curiosamente, a SP8 aumenta o número de pistas Gen 6.0, oferecendo até 192 pistas PCIe Gen 6.0 em configurações de dois soquetes e 128 pistas em configurações de um único soquete.

Em resumo, a plataforma AMD SP8 inclui:

Suporte para até 8 canais DDR5
Memória DDR5 ECC com velocidades de até 8000 MT/s
Memória DDR5 RDIMM com velocidades de até 12.800 MT/s
Suporte para RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM.
Até 192 pistas PCIe Gen 6 + 16 pistas PCIe Gen 4 em uma plataforma 2P
Até 128 pistas PCIe Gen 6 + 8 pistas PCIe Gen 4 em uma plataforma 1P

Os processadores AMD EPYC Venice, com configurações Zen 6C ou Zen 6 Dense, suportarão até 32 núcleos por chiplet (CCD) em um total de oito CCDs, culminando em um impressionante pico de 256 núcleos. Cada CCD incluirá 128 MB de cache L3, resultando em um total cumulativo de 1 GB de cache em todo o chip.

Além disso, a arquitetura incorpora dois chips de E/S que oferecem recursos PCIe Gen 6.0 e CXL 3.1, juntamente com suporte para memória DDR5-8000, confirmando a contínua inovação da AMD no segmento de data centers.

Processador AMD EPYC ao lado de um rack de servidores

Os processadores EPYC Venice e Verano padrão da AMD, baseados em núcleos Zen 6, apresentarão até 12 núcleos por CCD, aproveitando a mesma arquitetura de die duplo de E/S. As configurações resultantes poderão oferecer até 96 núcleos e 192 threads, comparáveis às ofertas atuais da arquitetura Turin, além de um cache de 48 MB por CCD com uso eficiente de largura de banda — o que representa um aumento de 50% em relação ao cache L3 de 32 MB da geração anterior, Zen 5.

EPYC 9006 “Venice” com Zen 6C: 256 núcleos / 512 threads / até 8 CCDs / 1024 MB de cache L3
EPYC 9005 “Turin” com Zen 5C: 192 núcleos / 384 threads / até 12 CCDs / 384 MB de cache L3
EPYC 9006 “Venice” com Zen 5: 96 núcleos / 192 threads / até 8 CCDs / 384 MB de cache L3
EPYC 9005 “Turin” com Zen 5: 96 núcleos / 192 threads / até 16 CCDs / 384 MB de cache L3

Notavelmente, relatos indicam que os chips EPYC SP7 apresentarão um TDP (Thermal Design Power) de cerca de 600 W, um aumento em relação aos 400 W vistos nos modelos Zen 5, enquanto as variantes SP8 devem operar dentro de uma faixa de TDP de 350 a 400 W. A AMD está claramente comprometida em aprimorar núcleos, capacidades de computação e desempenho de E/S, preparando o terreno para soluções avançadas de data center com as próximas CPUs Venice e Verano.

Com a aproximação das datas de lançamento desses processadores impressionantes, cresce a expectativa em torno das melhorias que eles trarão para o segmento de data centers.

Fonte da notícia: @Olrak29_

Fonte e imagens