AMD amplia la gamma EPYC con Venice e Verano, introducendo i nuovi socket SP7 e SP8 che superano le piattaforme SP5 e SP6.

I recenti sviluppi relativi ai futuri socket SP8 e SP7 di AMD hanno rivelato importanti progressi progettati per le nuove CPU EPYC Venice e Verano basate su architettura Zen 6. Queste innovazioni riflettono l’impegno di AMD nel migliorare la densità di calcolo e le prestazioni complessive.

AMD presenta i socket SP8 e SP7 per le CPU EPYC Venice e Verano.

Lo scorso anno AMD ha annunciato le CPU EPYC Venice e EPYC Verano. La linea Venice si appresta a introdurre fino a 256 core basati sull’architettura Zen 6, con un lancio previsto per il 2026. La serie Verano, invece, attesa per il 2027, offrirà un’alternativa più economica, anch’essa basata sulla stessa piattaforma Zen 6.

HELM Technology, azienda taiwanese leader nella produzione di componenti, ha illustrato i dettagli tecnici relativi ai nuovi socket. Il socket SP7 misurerà 123, 6 x 100, 6 mm, con un aumento del 12% rispetto agli attuali socket SP5 che supportano le CPU EPYC Genoa e Turin. Questo design rinnovato incorpora un meccanismo di ritenzione del socket (SRM) ed è composto da quattro strati principali: l’SRM nella parte superiore, una scheda di supporto intermedia, l’alloggiamento sulla scheda madre e una piastra posteriore, tutti progettati per garantire prestazioni ottimali.

Una diapositiva di presentazione intitolata 'Compatibile con i socket CPU AMD SP7 e SP8' — Fonte immagine: HELM Technology

Il secondo socket, SP8, progettato specificamente per le CPU EPYC Verano, ha un ingombro di 123, 9 x 80, 9 mm, risultando leggermente più grande del 7% rispetto al suo predecessore, l’SP6. Un notevole miglioramento per l’SP8 è l’implementazione del meccanismo di caricamento SRM, che si differenzia dal Socket Actuation Mechanism (SAM) utilizzato nell’SP6.

Caratteristiche principali della piattaforma AMD SP7

La piattaforma SP7 è progettata per massimizzare le prestazioni, supportando fino a 16 canali di DRAM DDR5 con velocità impressionanti fino a 8000 MT/s ECC e 12.800 MT/s MRDIMM in configurazioni 1DPC. Questa piattaforma supporterà diverse tipologie di memoria, tra cui RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM, mantenendo al contempo il supporto per più interleave di memoria.

Esaminando le capacità di I/O, la piattaforma AMD SP7 supporterà doppi socket, consentendo l’installazione di due socket di nuova generazione per scheda madre, e offrirà un’ampia larghezza di banda con un massimo di 128 linee PCIe Gen 6.0, ciascuna in grado di fornire 64 Gbps. Inoltre, fornirà fino a 16 linee PCIe Gen 4 “Bonus” per funzionalità avanzate.

In sintesi, la piattaforma AMD SP7 offre le seguenti caratteristiche:

Supporto fino a 16 canali DDR5
Velocità della memoria DDR5 ECC fino a 8000 MT/s
Velocità della memoria DDR5 RDIMM fino a 12.800 MT/s
Supporto per RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM
Fino a 128 linee PCIe Gen 6 + 16 linee PCIe Gen 4 su piattaforma 2P
Fino a 96 linee PCIe Gen 6 + 8 linee PCIe Gen 4 su una piattaforma 1P

Caratteristiche principali della piattaforma AMD SP8

Al contrario, la piattaforma SP8 mira a fornire una solida soluzione entry-level, pur continuando a supportare i chip EPYC Verano. Mantiene la compatibilità con capacità di memoria altrettanto notevoli, ma è ottimizzata per configurazioni a 8 canali.È interessante notare che SP8 aumenta il numero di linee PCIe Gen 6.0, arrivando a fornire fino a 192 linee PCIe Gen 6.0 su configurazioni a doppio socket e 128 linee su configurazioni a singolo socket.

In sintesi, la piattaforma AMD SP8 include:

Supporto fino a 8 canali DDR5
Velocità della memoria DDR5 ECC fino a 8000 MT/s
Velocità della memoria DDR5 RDIMM fino a 12.800 MT/s
Supporto per RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM
Fino a 192 linee PCIe Gen 6 + 16 linee PCIe Gen 4 su piattaforma 2P
Fino a 128 linee PCIe Gen 6 + 8 linee PCIe Gen 4 su una piattaforma 1P

I processori AMD EPYC Venice, disponibili nelle configurazioni Zen 6C o Zen 6 Dense, supporteranno fino a 32 core per Chiplet (CCD) su un totale di otto CCD, raggiungendo un picco impressionante di 256 core. Ogni CCD includerà 128 MB di cache L3, per un totale cumulativo di 1 GB di cache sull’intero chip.

Inoltre, l’architettura incorpora due chip I/O che vantano capacità PCIe Gen 6.0 e CXL 3.1, oltre al supporto per memorie DDR5-8000, a conferma della continua innovazione di AMD nel settore dei data center.

Processore AMD EPYC affiancato a un rack per server.

Le CPU EPYC Venice e Verano standard di AMD, basate su core Zen 6, disporranno di un massimo di 12 core per CCD, sfruttando la stessa architettura a doppio die I/O. Le configurazioni risultanti potrebbero raggiungere fino a 96 core e 192 thread, paragonabili alle attuali offerte Turin, vantando al contempo una cache efficiente in termini di larghezza di banda di 48 MB per CCD, con un incremento del 50% rispetto ai 32 MB di cache L3 della precedente generazione Zen 5.

EPYC 9006 “Venice” con Zen 6C: 256 core / 512 thread / fino a 8 CCD / 1024 MB di cache L3
EPYC 9005 “Turin” con Zen 5C: 192 core / 384 thread / fino a 12 CCD / 384 MB di cache L3
EPYC 9006 “Venice” con Zen 5: 96 core / 192 thread / fino a 8 CCD / 384 MB di cache L3
EPYC 9005 “Turin” con Zen 5: 96 core / 192 thread / fino a 16 CCD / 384 MB di cache L3

In particolare, i report indicano che i chip EPYC SP7 avranno un TDP (Thermal Design Power) di circa 600 W, un aumento rispetto ai 400 W dei modelli Zen 5, mentre le varianti SP8 dovrebbero operare in un intervallo di TDP compreso tra 350 e 400 W. AMD è chiaramente impegnata a migliorare il numero di core, le capacità di calcolo e le prestazioni I/O, ponendo le basi per soluzioni avanzate per i data center con le prossime CPU Venice e Verano.

Con l’avvicinarsi delle date di lancio di questi straordinari processori, cresce l’entusiasmo per i miglioramenti che apporteranno al settore dei data center.

Fonte della notizia: @Olrak29_

Fonte e immagini