TSMC는 2029년 A13(1.3nm) 및 A12(1.2nm) 공정 노드 출시를 계획하고 있으며, ASML의 가장 고가의 EUV 장비는 당분간 도입하지 않을 예정이다.

최근 2026년에 개최된 북미 기술 심포지엄에서 TSMC는 차세대 A13 및 A12 노드를 포함한 최첨단 공정을 통해 2029년까지의 기술 발전을 예상하는 야심찬 기술 로드맵을 공개했습니다.

TSMC의 전략적 중점 사항: 비용 제약 및 미래 혁신

이번 심포지엄 에서 TSMC는 공정 최적화와 신기술 통합을 강조하는 로드맵의 주요 업데이트 사항을 발표했습니다. TSMC의 전략은 특히 다양한 응용 분야에서 면적 크기를 줄이고 효율성을 향상시키는 데 중점을 두고 있는 것으로 보입니다.

'TSMC 첨단 기술 로드맵'이라는 제목의 슬라이드에는 N5P, N4, N3E, A14와 같은 주요 노드와 N6, N4C, N3C와 같은 주류 노드를 포함하여 2021년부터 2029년까지의 생산 계획이 나와 있습니다.

이 로드맵은 TSMC의 기술 발전에 대한 헌신을 보여줍니다.시작은 올해 양산 예정인 N2 공정 기술입니다.이후 2026년 출시 예정인 N2P/N3A, 2027년 N2X/A16, 2028년 A14/N2U, 그리고 2029년 A13/A12 공정이 차례로 선보일 예정입니다.이러한 고급 기술과 더불어 TSMC는 2026년 N3C, 그리고 프리미엄 및 메인스트림 시장 모두를 겨냥한 N2U와 같은 대중 최적화 기술도 출시할 계획입니다.

TSMC A13(1.3nm) 공정 노드에 대한 심층 분석

TSMC는 자사의 A13(1.3nm) 공정 기술이 A14 노드의 진화된 형태로, 면적이 6%나 크게 감소했다고 밝혔습니다.이 소형화된 노드는 고성능 컴퓨팅(HPC), 인공지능(AI) 및 모바일 애플리케이션에 최적화되어 있으며, A14와의 하위 호환성을 보장합니다. A14(1.4nm) 출시 이후 2029년에 생산이 시작될 예정입니다.

TSMC의 'A13, 기술 리더십 확장'이라는 제목의 프레젠테이션 슬라이드에는 광학 부품 크기가 97% 축소되고 면적은 6% 절감되는 내용이 담겨 있으며, 2029년 생산을 목표로 하고 있습니다.

TSMC A12(1.2nm) 공정 노드 탐구

2029년 생산 예정인 A12(1.2nm) 노드는 TSMC의 슈퍼 파워 레일(Super Power Rail) 기술을 활용하여 더욱 효율적인 후면 전력 공급을 구현함으로써 A14 아키텍처를 한층 더 향상시켰습니다.이러한 혁신은 반도체 업계에서 탁월한 성능 기준을 달성하는 것을 목표로 합니다.

TSMC N2U(2nm) 공정 노드 소개

N2(2nm) 플랫폼은 N2U 노드를 최초로 선보이며, 동일한 성능 수준에서 2~4%의 속도 향상 또는 8~10%의 전력 절감을 약속합니다. N2P 대비 로직 밀도가 1.02~1.03배 증가하여 AI, HPC 및 모바일 애플리케이션에 매력적인 옵션이 될 것입니다. N2 기반의 향상된 기술 성숙도를 바탕으로, 이 새로운 노드는 2028년에 생산에 들어갈 것으로 예상됩니다.

이러한 발전 외에도 TSMC는 3D 실리콘 스태킹 및 3D 패브릭 기술을 포함한 패키징 솔루션 분야에서도 혁신을 이루고 있습니다.

TSMC의 'N2U, 기술 플랫폼 가치 극대화'라는 제목의 슬라이드는 PPA의 향상된 기능을 강조하고 2028년 생산 예정인 제품 목록을 제시하며, 속도 및 전력 지표를 통해 'N2U PPA(N2P 대비)'를 비교합니다.

TSMC의 명성 높은 CoWoS(Chip-on-Wafer-on-Silicon) 패키징 기술은 최대 5.5 레티클 크기의 대형 제품 생산을 가능하게 할 것으로 예상됩니다. TSMC는 10개의 컴퓨팅 다이와 20개의 HBM 스택을 통합할 수 있는 14 레티클 크기의 CoWoS 다이 솔루션을 2028년 생산에 목표로 개발하고 있습니다.더 나아가 2029년에는 40 레티클 크기의 SoW-X 기술을 도입할 계획입니다.

관련 사례를 들자면, OpenAI는 최근 내장형 인터커넥트 브리지를 활용하여 더 큰 다이를 개발하는 특허를 공개했는데, 이는 현재의 CoWoS 기술이 설정한 한계를 뛰어넘는 것을 목표로 합니다.이러한 혁신은 반도체 산업의 패키징 기술 발전에 있어 매우 흥미로운 가능성을 열어줍니다.

TSMC는 최첨단 플랫폼에서 TSMC-SoIC® 3D 칩 스태킹 기술을 지속적으로 확장하고 있으며, 2029년 생산을 목표로 A14-to-A14 SoIC를 선보일 예정입니다.이 SoIC는 N2-on-N2 SoIC 대비 1.8배 높은 다이 간 I/O 밀도를 자랑하여 데이터 전송 대역폭을 향상시킵니다.
TSMC의 컴팩트 범용 광자 엔진(COUPE™)은 2026년 기판에 COUPE를 활용한 진정한 코패키징 광학 솔루션 생산을 시작으로 중요한 이정표를 달성할 것입니다.패키지 내부에 직접 통합된 이 솔루션은 기존 플러그형 광학 소자에 비해 전력 효율을 2배 향상시키고 지연 시간을 10배 단축하는 놀라운 효과를 제공합니다.

특히 TSMC는 2029년까지 ASML의 첨단 EUV 장비를 사용하지 않기로 결정했습니다.이러한 결정은 해당 장비의 필요성이 없어서가 아닙니다.사실, 이 장비들은 차세대 기술에 필수적입니다.하지만 인공지능(AI) 기술에 대한 수요 급증으로 기업들이 새로운 공장 설립에 투자를 집중하고 있는 상황에서, 이러한 정교한 리소그래피 장비를 도입하는 데 드는 재정적 부담이 현재로서는 너무 크다고 판단했습니다.따라서 TSMC는 기존 EUV 장비를 활용하여 A13 및 A12와 같은 차세대 노드의 효율적이고 최적화된 생산을 추진할 계획입니다.

출처 및 이미지