인텔의 EMIB(Embedded Multi-die Interconnect Bridge) 기술은 인상적인 수율을 달성하여 향후 AI 데이터 센터 칩에 통합될 유력한 후보로 자리매김했습니다.
인텔 EMIB: TSMC에 맞서 첨단 패키징 경쟁력을 선도하다
최근 논의에서는 차세대 칩 설계를 위한 AI 기업들 사이에서 EMIB의 매력이 점점 커지고 있다는 점이 주목받고 있습니다.이 혁신적인 기술의 주요 목표는 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 솔루션을 효율적이고 확장 가능한 방식으로 대체하는 것입니다.
구글과 같은 주요 기업들은 인텔의 첨단 패키징 기술을 자사의 차세대 텐서 프로세싱 유닛(TPU)에 활용할 계획이며, 엔비디아 또한 차세대 파인만 칩에 EMIB를 눈여겨보고 있습니다.이러한 움직임을 고려하여 GF 증권 테크놀로지 리서치의 애널리스트 제프 푸는 EMIB의 밝은 성장 전망에 대해 낙관적인 견해를 밝혔습니다.
미디어텍(2454 TT) 실적 발표 요약 및 시사점: 3월 25일 보고서(“주당순이익 200대만달러 돌파 전망”)와 4월 27일 보고서(“두 가지 추가 소식!”) 이후 MTK 주가가 약 50% 상승했으며, 오늘 실적 발표 이후 긍정적인 반응을 보일 것으로 예상합니다.목표주가를 3, 528대만달러로 상향 조정했습니다.
— 제프 푸(@sssjeffpu) 2026년 4월 30일
특히 제프 푸는 인텔의 EMIB 기술이 90%의 수율을 달성했다고 언급했는데, 이는 인텔 파운드리 사업부의 고무적인 신호이자 인텔이 해당 기술의 역량을 신뢰하고 있음을 보여주는 증거입니다.메타는 미래 CPU에 EMIB 기술을 적용하는 것을 고려하고 있는 주요 기업 중 하나이지만, 해당 프로젝트는 2028년 말까지는 실현되지 않을 것으로 예상됩니다.
인텔은 지속적인 기술 발전을 통해 EMIB가 제공하는 다양한 이점, 즉 수율 효율성 향상, 전력 소비 감소, 제조 비용 절감 및 대규모 혼합 노드 시스템의 실용성에 중점을 두고 있음을 보여줍니다.
최근 인텔에서 공개한 영상에 따르면 EMIB는 FCBGA(Flip Chip Ball Grid Array)와 비슷한 수율을 보이면서도 더 높은 다이 연결 밀도를 제공합니다.널리 사용되는 고성능 패키징 기술인 FCBGA는 솔더 범프를 통해 여러 부품을 PCB에 직접 연결하는 반면, EMIB는 브리지 내부에서 다이를 연결합니다.
EMIB-M과 EMIB-T의 차이점
현재 인텔은 EMIB 기술의 두 가지 변형인 EMIB-M과 EMIB-T를 제공합니다. EMIB-M 변형은 효율성을 우선시하여 실리콘 브리지 내부에 금속-절연체-금속(MIM) 커패시터를 통합함으로써 전력 공급을 강화하고 신호 노이즈를 최소화합니다. MIM 커패시터는 기존의 금속-산화물-금속(MOM) 커패시터보다 약간 더 비싸지만, 향상된 안정성과 누설 전류 감소라는 장점을 제공합니다.
EMIB-M의 구성은 EMIB-M 브리지를 통해 상호 연결된 칩렛을 사용하여 고밀도 3D 구조를 조립하는 방식으로 이루어지며, 이 브리지는 고대역폭 통신을 보장합니다.이 구성에서 전력은 브리지 주변으로 흐릅니다.
- 다수의 복잡한 금형을 효율적이고 비용 효율적으로 연결합니다.
- 로직-로직 및 고대역폭 메모리(HBM)에 2.5D 패키징 방식을 활용합니다.
- EMIB-M은 MIM 커패시터를 사용하는 반면, EMIB-T는 TSV(Through-Silicon Vias)를 통합합니다.
- 향상된 연결성을 위해 실리콘 브리지가 패키지 기판에 완벽하게 내장되어 있습니다.
- EMIB-T는 다양한 포장 방법론에서 얻은 지적 재산권을 통합하는 것을 용이하게 합니다.
- 간소화된 공급망과 조립 공정은 효율성을 향상시킵니다.
- 2017년부터 대량 생산을 통해 검증되었으며, 인텔과 외부 공급업체 모두에게 이점을 제공합니다.
반대로 EMIB-T는 브리지를 통해 직접 전력 라우팅을 최적화하여 TSV 통합으로 더 높은 집적도를 구현할 수 있으며, 이는 고성능 AI 칩에 특히 유리합니다.
하이퍼스케일러 시대에 맞춰 EMIB를 확장하기
현재 예측에 따르면 EMIB-T는 120×120 패키지 내에서 레티클 크기의 8배 이상을 지원하는 칩 확장성을 제공할 것으로 예상되며, 12개의 HBM 칩과 4개의 소형 칩렛, 그리고 20개 이상의 EMIB-T 상호 연결을 수용할 수 있습니다.인텔은 2028년까지 이를 확장하여 120×180 패키지에서 레티클 크기의 12배 이상을 지원하고, 24개의 HBM 다이와 38개 이상의 EMIB-T 연결을 수용하는 것을 목표로 하고 있습니다.
이에 비해 TSMC는 2028년까지 최대 20개의 HBM 패키지를 사용하여 레티클 크기를 14배까지 줄일 수 있을 것으로 예상합니다.또한, CoWoS에 비해 비용이 상당히 높겠지만, 대규모 첨단 칩 패키징을 위한 시스템 오브 웨이퍼(SoW) 패키지 개발도 계획하고 있습니다.
EMIB의 주요 강점은 IP 및 칩 공정 노드에 구애받지 않는다는 점으로, 이를 통해 다양한 공급업체의 여러 칩을 다용도로 통합할 수 있으며 대역폭 및 전력 효율성 측면에서 최적의 성능을 보장합니다.
출처 및 이미지
답글 남기기