スタートアップ企業の Taalas は、AI モデルをシリコンに効果的に「ハードワイヤード」する専用ハードウェアを独自に開発することで、大規模言語モデル (LLM) に関連する応答遅延とパフォーマンスの問題に対処する先駆者として浮上しました。
LLMのパフォーマンスとコスト効率の画期的な改善
AIコンピューティングの現状では、迅速なタスク完了を実現するためには、1秒あたりのトークン数（TPS）という効率性が極めて重要であり、レイテンシはプロバイダーにとって重大な制約となっています。SRAMの統合はCerebrasやGroqといった企業が検討しているアプローチの一つですが、Taalasは異なる道を歩むことを決定しました。同社は汎用コンピューティングから、LLM向けに特化されたASICの活用へと焦点を移しています。
2年半前に設立されたTaalasは、あらゆるAIモデルをカスタムシリコンに変換するためのプラットフォームを開発しました。これまでにないモデルを入手した瞬間から、わずか2ヶ月でハードウェアで実現できます。その結果得られるハードコアモデルは、ソフトウェアベースの実装に比べて桁違いに高速、低コスト、低消費電力です。
– タラス
Taalasの戦略は、2つの主要な原則に基づいています。1つ目は、AIワークロードをハードウェアレベルで直接特化することに焦点を当てていることです。これは、LLMから特定のニューラルネットワークをシリコンに直接マッピングし、各モデルに合わせてインフラストラクチャを最適化することを意味します。2つ目の原則は「ストレージと計算の融合」であり、メモリ制限を解消し、汎用システムによく見られるデータ通信のオーバーヘッドを削減することを目指しています。
Taalasが採用した革新的なアプローチにより、すべての計算は同社が「DRAMレベル」と呼ぶ密度で実行され、相互通信速度が大幅に向上します。この革新こそが、TaalasがLLMに見られるレイテンシの問題を効果的に解消できた主な理由です。高度な冷却技術、高帯域幅メモリ（HBM）、複雑な統合に依存する従来の手法とは異なり、Taalasの画期的な技術はシリコンのエンジニアリングに深く根ざしています。
同社は、MetaのLlama 3.1 8B LLMを搭載した最初の製品となるHC1を発表しました。このモデルのパフォーマンス指標は驚くほど高く、既存のハイエンドインフラストラクチャと比較して10倍のTPSを実現しながら、生産コストを20分の1という驚異的な削減を実現しています。
これらの進歩はレイテンシとパフォーマンスの課題を解決するように見えますが、HC1の技術仕様を精査することが重要です。このチップはTSMCの6nmノードで製造され、最大815mm²のサイズで、NVIDIAのH100チップに匹敵します。HC1は80億パラメータのモデルをサポートしていますが、今日の主要なLLMは1兆パラメータへとスケールアップしています。そのため、Taalasはシリコン戦略をさらに洗練させる必要性が依然として高まっています。
パフォーマンスを効果的にスケーリングするには、クラスタベースのアプローチが必要になるでしょう。Taalas社はDeepSeek社のR1でこれを実装し、30チップ構成でユーザーあたり12, 000TPSという驚異的なパフォーマンスを達成したと報じられています。しかし、今後の主な課題は、市場での採用と、独自のハードウェアへの注力に沿った実行可能なビジネスモデルの構築です。ハードワイヤードソリューションの特殊性により、様々なLLMへの柔軟性が制限される可能性はありますが、速度とパフォーマンスの向上はTaalas社の野心的な戦略を正当化するものです。
コメントを残す