A SMIC deverá concluir o desenvolvimento do chip de 5 nm até 2025; os custos de produção podem exceder os da TSMC em 50% devido ao envelhecimento do equipamento

Relatórios recentes indicam que a Semiconductor Manufacturing International Corporation (SMIC) encontrou vários desafios em sua busca pela produção avançada de chips, particularmente devido à sua falta de acesso a equipamentos de litografia ultravioleta extrema (EUV) de ponta. Essa limitação atrapalhou os esforços da empresa para avançar além do nó de tecnologia de 7 nm. De acordo com as projeções, a SMIC está a caminho de concluir seu desenvolvimento de chip de 5 nm em 2025.

Desafios usando equipamentos DUV

Utilizar ferramentas antigas de litografia Ultravioleta Profunda (DUV) pode permitir que a SMIC alcance suas metas de 5 nm. No entanto, essa abordagem vem com desvantagens significativas. Notavelmente, espera-se que os custos associados à produção sejam 50% maiores do que os da rival TSMC para processos de fabricação comparáveis. Além disso, os rendimentos dos chips da SMIC são projetados para ser apenas um terço do que a TSMC alcança com a mesma tecnologia.

Um relatório da Kiwoom Securities, destacado pelo informante @Jukanlosreve, ressalta o cronograma de conclusão antecipado para os chips de 5 nm da SMIC. A empresa enfrentou obstáculos durante a fabricação desses nós avançados, particularmente em relação à produção em massa da série Mate 70 da Huawei, apresentando o Kirin 9020 construído em um nó de 7 nm. Se a SMIC conseguir cumprir seus objetivos ambiciosos, ela ainda poderá enfrentar uma infinidade de desafios ao longo do caminho.

Conforme indicado, os wafers de 5 nm da SMIC são projetados para incorrer em altos custos devido à dependência da tecnologia DUV mais antiga, o que necessita de padronização adicional para atingir a precisão litográfica desejada. O aumento do ponto de preço e os rendimentos mais baixos se combinam para criar uma barreira formidável para a SMIC, pois ela busca competir no cenário de semicondutores em rápida evolução.

A SMIC planeja concluir o desenvolvimento de seu processo de 5 nm até 2025.

Eles alcançaram a produção em massa do processo de 7 nm (N+2) sem EUV e concluíram o desenvolvimento do processo de 5 nm para dar suporte à produção em massa do Huawei Ascend 910C.

O custo do processo de 5 nm da SMIC é…

— Jukanlosreve (@Jukanlosreve) 26 de março de 2025

Perspectivas e obstáculos futuros

Etapas adicionais de fabricação introduzidas devido às limitações da tecnologia DUV não só levarão a tempos de produção mais longos para wafers de 5 nm, mas também provavelmente resultarão em uma maior incidência de produtos defeituosos. Um fator crucial será se a SMIC pode desenvolver sua própria tecnologia EUV, que está atualmente em estágios de produção de teste e deve se tornar operacional no terceiro trimestre de 2025. Além disso, a SiCarrier, uma fabricante chinesa de equipamentos vinculada à Huawei, está explorando ativamente alternativas à tecnologia da ASML, o que pode ajudar a superar essas limitações.

Embora o cronograma exato para o aumento da produção dos wafers de 5 nm da SMIC permaneça incerto, @Jukanlosreve observa que a Huawei planeja alavancar essa tecnologia em seu chip de IA Ascend 910C. Esta iniciativa visa diminuir a dependência da China nas ofertas da NVIDIA. O desenvolvimento bem-sucedido de maquinário EUV local pode permitir que a SMIC busque nós de tecnologia de semicondutores ainda mais avançados no futuro. Forneceremos atualizações sobre o progresso da SMIC com o processo de 5 nm nas próximas semanas.

Fonte da notícia: @Jukanlosreve

Fonte e Imagens