A OpenAI revelou um avanço significativo em sua tecnologia com uma patente recém-publicada que revela planos para uma arquitetura inovadora de chip de IA. Esse design apresenta múltiplos chiplets de computação envoltos por inúmeras pilhas de HBM (Memória de Alta Largura de Banda), sinalizando um potencial avanço no desempenho da computação de IA.
Patente da OpenAI destaca arquitetura avançada de chip de IA
A patente, intitulada “ Conexão não adjacente de chiplets de memória de alta largura de banda, chiplets de E/S e chiplets de computação por meio de pontes lógicas embutidas ”, descreve uma abordagem transformadora para o design de chips. A OpenAI propõe a utilização de pontes lógicas embutidas para facilitar as conexões entre chiplets de memória de alta largura de banda e chiplets de computação em distâncias maiores.
Essa estratégia visa expandir as capacidades para computação de alto desempenho e aplicações de inteligência artificial, que inerentemente exigem acesso substancial à memória para funcionalidade ideal. Atualmente, as tecnologias de encapsulamento existentes apresentam limitações na integração de HBM devido à necessidade de a memória ser montada adjacente aos chiplets de computação usando conexões convencionais com fios metálicos.
De acordo com os padrões JEDEC atuais, a HBM deve permanecer a uma distância máxima de 6 mm do chiplet de computação, criando um gargalo nas transferências de dados. As recém-propostas Pontes Lógicas Embutidas podem mitigar significativamente essa limitação, estendendo as distâncias de comunicação dos restritivos 6 mm para um valor mais viável de 16 mm.
Essas pontes oferecem benefícios duplos: aumentam a distância para a comunicação entre chiplets e podem funcionar como controladores para pilhas HBM ou como PHYs (camadas físicas) de alta velocidade para comunicações eficientes dentro do mesmo pacote. Essa arquitetura está em conformidade com o padrão UCIe (Universal Chiplet Interconnect Express), que promove a interoperabilidade entre chips.
Por exemplo, o projeto da OpenAI ilustra como um chiplet de computação pode suportar até 20 pilhas de memória HBM por meio dessas Pontes Lógicas Incorporadas, um aumento substancial em comparação com os projetos tradicionais limitados a quatro, seis ou oito pilhas. Essa melhoria pode levar a chips de próxima geração capazes de executar modelos de IA maiores e mais complexos.
Esta pesquisa está alinhada com os desenvolvimentos em andamento em tecnologias similares, particularmente o sistema EMIB (Embedded Multi-Interconnect Bridge) da Intel. O EMIB serve como uma solução de encapsulamento avançada projetada para superar as limitações atuais da tecnologia de encapsulamento 2.5D, utilizando pontes compactas que aprimoram o design e o desempenho de chips de alta eficiência.
Tanto o EMIB quanto seu sucessor, o EMIB-T, oferecem uma série de vantagens, incluindo simplicidade, miniaturização e custo-benefício, ao mesmo tempo que expandem a flexibilidade de projeto além do que os interpositores tradicionais conseguem alcançar.
Diante desses avanços, pode-se questionar se a tecnologia EMIB da Intel poderia ser integrada aos futuros chips de IA personalizados da OpenAI, que visam incorporar uma multiplicidade de chiplets e ampla memória HBM. As informações obtidas a partir dessa patente certamente apontam nessa direção, incentivando especulações sobre um futuro em que tais inovações colaborativas remodelem o cenário da IA.
Para mais informações, consulte esta fonte: SETI Park. Para explorar mais detalhes e imagens, visite Wccftech.
Artigos relacionados:
A Microsoft apresenta o Modo Xbox para todos os PCs com Windows 11, combinando as experiências de jogos de console e de desktop.
20:22
A Samsung encerra a produção de memória LPDDR4 em meio a um aumento de 50 vezes nos lucros e prevê escassez crescente de memória até 2027.
19:08
Guia definitivo para análise e otimização de desempenho do PC com Windrose para uma experiência ideal.
18:19
Deixe um comentário