Compreendendo a cadeia de suprimentos de chips de IA: como a NVIDIA e outras dependem de uma rede complexa de empresas para a produção de chips

Este artigo não constitui aconselhamento de investimento. O autor não possui qualquer vínculo com nenhuma das ações aqui mencionadas.

O notável crescimento dos chips de inteligência artificial (IA) destacou as contribuições cruciais de diversas empresas na cadeia de suprimentos. Embora a NVIDIA Corporation seja frequentemente reconhecida como líder em avanços em IA, a realidade é muito mais complexa. Uma rede de empresas abrange continentes, da Ásia aos Estados Unidos, cada uma desempenhando papéis vitais neste complexo ecossistema.

De acordo com estimativas das Nações Unidas, o mercado de IA deve atingir a impressionante quantia de US$ 4, 8 trilhões até 2033. Isso ressalta a importância de identificar as organizações que são a espinha dorsal da cadeia de suprimentos de IA, que incluem fabricantes de wafers da Coreia do Sul e da Alemanha, provedores de design de software nos EUA e produtores de semicondutores em Taiwan.

Compreendendo o ciclo de vida do chip de IA: o papel das empresas de EDA

Antes que um designer de chips como a NVIDIA possa dar vida às suas criações, o trabalho fundamental é realizado por empresas de Automação de Projeto Eletrônico (EDA).Embora muitos acreditem que a indústria de semicondutores esteja predominantemente na Ásia, a realidade é que muitas empresas de EDA estão sediadas nos Estados Unidos. Portanto, a jornada de criação de um chip de IA começa nos Estados Unidos ou na Europa.

As empresas de EDA desempenham um papel fundamental no início do projeto do chip, bem como na verificação do desempenho do produto após a fabricação, garantindo que os chips de IA atendam aos padrões de alto desempenho. Entre os principais players nesse segmento estão a Cadence Design Systems, a Synopsys, a Ansys e a Siemens, que fornecem as ferramentas essenciais para o projeto e a fabricação de chips.

Utilizando ferramentas de simulação de EDA, os projetistas de chips podem prever o desempenho de seus produtos e fazer ajustes antes de iniciar a custosa etapa de fabricação. Curiosamente, uma fatia significativa — aproximadamente 70% — do mercado de EDA é dominada por um pequeno trio de empresas: Cadence, Synopsys e Siemens.

Plataformas Cadence — Plataforma de Emulação Palladium Z3 e Plataforma de Prototipagem Protium X3. Imagem: Cadence Design Systems

A Cadence, com receita de US$ 4, 6 bilhões no último ano fiscal, fornece uma ampla gama de produtos com foco em design de circuitos integrados e componentes de verificação. A Synopsys, um pouco menor, com receita de US$ 3, 2 bilhões, é outra empresa importante. No entanto, ambas as empresas dependem fortemente de um número limitado de fornecedores para componentes de hardware essenciais, introduzindo vulnerabilidades na cadeia de suprimentos de semicondutores.

Soluções de EDA como o Genus da Cadence, o Fusion da Synopsys e o Oasys da Siemens operam na etapa de nível de transferência de registro (RTL) do projeto de semicondutores, permitindo que os projetistas mapeiem o fluxo de dados no chip e simulem o desempenho durante a fase inicial do projeto. Essa fase é crucial considerando a complexidade das arquiteturas de chips atuais, que podem incluir bilhões de transistores, como o mais recente chip M4 da Apple, com 28 bilhões de transistores.

As complexidades do gerenciamento de erros de cruzamento de domínio de relógio (CDC) e de cruzamento de domínio de reinicialização (RDC) são fundamentais durante a fase de projeto. Para gerenciá-los, diversas ferramentas de verificação permitem que os engenheiros validem e corrijam erros de forma eficaz. Notavelmente, a Cadence oferece o Conformal Litmus e o aplicativo Jasper CDC, enquanto as plataformas VC SpyGlass da Synopsys e Questa da Siemens oferecem funcionalidades semelhantes.

As etapas RTL e CDC do projeto de chips de IA são cruciais, pois os projetistas se esforçam para garantir que sua netlist reflita com precisão as especificações RTL — um processo frequentemente verificado por meio de verificação de layout versus esquemático (LVS), utilizando ferramentas de empresas líderes em EDA. Além disso, as empresas de EDA fornecem sistemas de emulação e prototipagem que ajudam os projetistas a confirmar que seus produtos atendem às necessidades do mercado.

Simulação de fabricação de chips — Uma imagem da Synopsys mostrando a modelagem da fabricação de semicondutores para identificar possíveis erros. Imagem: Synopsys

Após a conclusão dos processos de design, a próxima etapa envolve o encapsulamento dos chips para protegê-los e permitir a conectividade com placas de circuito impresso (PCBs).Esses encapsulamentos podem abranger diversos chiplets projetados para funcionalidades específicas, como processamento lógico ou armazenamento de memória, para aprimorar o desempenho.

A demanda contínua por chips com bilhões de transistores exige que os processos de fabricação se adaptem a especificações avançadas, empregando técnicas de ponta, como processos sub-7 nanômetros. Essas tecnologias avançadas utilizam a litografia ultravioleta extrema (EUV), reduzindo o tamanho dos circuitos e acomodando contagens maiores de transistores.

Para atender a esses padrões, as empresas de EDA colaboram com organizações como a TSMC para validar ferramentas de design que facilitam a fabricação eficiente de chips avançados.

Traduzindo designs em realidade: o papel crucial da TSMC

Uma vez finalizado o projeto, a próxima e talvez mais perigosa fase é a execução, com a Taiwan Semiconductor Manufacturing Company (TSMC) se destacando como uma figura central na produção de chips de IA. A TSMC também é a força de fabricação por trás das GPUs Blackwell AI da NVIDIA, os chips mais avançados disponíveis, que utilizam uma variante especializada do nó N4 da TSMC. Atualmente, a maior parte da produção do N4 está concentrada em Taiwan, com uma unidade no Arizona prevista para aumentar a produção em breve.

O processo de produção começa com a TSMC adquirindo wafers de silício, utilizando principalmente wafers de 12 polegadas ou 300 mm para a produção de N4 na Fab 18 em Tainan, Taiwan. A cadeia de suprimentos desses wafers é extensa, com grandes fornecedores localizados na Coreia do Sul, Alemanha e Japão, incluindo a GlobalWafers, que opera uma unidade em Hsinchu, Taiwan.

Apesar da diversidade entre os fornecedores de wafers, a dependência da ASML, única fornecedora de equipamentos avançados de litografia, apresenta desafios durante a fabricação de chips — um processo que exige precisão em todas as etapas. A litografia é fundamental para a impressão de designs complexos em wafers de silício.

A fabricação de semicondutores é complexa e envolve várias etapas, incluindo a criação de fotomáscaras, cruciais para a transferência de designs para wafers. A TSMC gerencia esse processo de forma independente, sendo a fabricante líder mundial de fotomáscaras, embora dependa de fornecedores externos para fotorresistes — materiais essenciais que podem impactar significativamente a qualidade da fabricação.

A TSMC enfrentou um revés significativo em 2019 devido à contaminação de fotorresiste, o que ressalta a importância desse material na cadeia de produção. Entre os principais participantes dessa cadeia de suprimentos estão a Shin-Etsu Chemical e a Sumitomo Chemical, além das empresas japonesas TOK e JSR, que fornecem componentes essenciais para fotorresiste.

Revestidor de elétrons de Tóquio — A máquina de revestimento e reveladora Tokyo Electron Lithus Pro Z, usada em conjunto com as máquinas EUV da ASML. Imagem: Tokyo Electron

A importância de fotorresistes de alta qualidade é inegável, pois quaisquer falhas durante o processo de litografia podem comprometer a integridade do chip. O surgimento da tecnologia EUV intensificou o mercado de fotorresistes devido aos seus desafios específicos, resultando em alternativas inovadoras, como a tecnologia de fotorresiste a seco da Lam Research.

Os processos litográficos também dependem de películas protetoras para proteger a fotomáscara de contaminantes durante a fabricação, e os avanços recentes em EUV levaram a desafios na capacidade de fabricação de películas. A TSMC confirmou o desenvolvimento de películas EUV internas para dobrar sua capacidade de produção devido ao aumento da demanda.

Nas etapas subsequentes da fabricação — corrosão, deposição, polimento químico-mecânico (CMP), metalização e implantação iônica — a química desempenha um papel crucial. Cada fase utiliza uma variedade de gases e produtos químicos, formando a espinha dorsal do processo de fabricação de chips de IA.

Por exemplo, a gravação a plasma utiliza gases como argônio e flúor para obter uma remoção precisa do material. Os processos químicos para deposição e CMP são igualmente variados, envolvendo diversos fornecedores de matérias-primas e produtos químicos especiais.

Processo de gravação de plasma — Crédito da imagem: Samsung Semiconductor

Grandes fornecedores de produtos químicos e gases, como DuPont, Fujifilm e Merck, contribuem significativamente para o diversificado cenário químico da fabricação de chips de IA. Com o crescimento da demanda, empresas como Air Liquide e Nippon Sanso também desempenham um papel vital no fornecimento de gases industriais essenciais para diversos processos de fabricação.

Essa diversificada cadeia de suprimentos químicos é mais resiliente em comparação com outras áreas especializadas das indústrias de litografia e fotomáscaras. Até mesmo gigantes como DuPont e Merck fornecem substâncias essenciais para todo o espectro de produção de chips de IA.

Etapas finais: embalagem, testes e muito mais

Após a fabricação dos chips, eles passam por um processo de encapsulamento para garantir a funcionalidade e a compatibilidade com PCBs. Essa etapa é vital, pois os chips encapsulados, conhecidos como circuitos integrados (CIs), devem atender a padrões precisos de desempenho e confiabilidade.

Notavelmente, o encapsulamento surgiu como um gargalo na cadeia de suprimentos de chips de IA da NVIDIA, exigindo colaboração com a TSMC para soluções de encapsulamento eficazes. A técnica CoWoS (Chip-on-Wafer-on-Substrate) simplifica o encapsulamento integrando vários componentes em um único pacote.

Os principais materiais usados em embalagens incluem materiais isolantes fornecidos por empresas como Dow e DuPont, além de componentes de camada de preenchimento e redistribuição (RDL) fornecidos por diversos fabricantes.

Estrutura do pacote CoWoS — Uma representação esquemática do encapsulamento CoWoS pela TSMC. Imagem: TSMC

Após estabelecer a base adequada, microbolas e máscaras de solda desempenham papéis cruciais na fixação do chip no substrato por meio de técnicas de colagem flip-chip. Esse processo de colagem é essencial para conectar o chip e a HBM (memória de alta largura de banda) à PCB de forma eficiente.

Além do essencial, o substrato — geralmente um substrato ABF (Ajinomoto Build-up Film) — forma a base e determina o gerenciamento térmico do chip. Fornecedores importantes como Resonac e Panasonic contribuem significativamente para esse aspecto da cadeia de suprimentos, garantindo propriedades térmicas avançadas para chips de IA.

Integração do chip NVIDIA — O pacote do chip NVIDIA H100 AI em uma configuração de PCB. Imagem: Patrick Kennedy/STH

Após a montagem do pacote, a próxima etapa envolve testes rigorosos para verificar defeitos e garantir os padrões de desempenho. Empresas como a King Yuan ELECTRONICS e a Advantest Corporation fornecem equipamentos essenciais para testes em nível de wafer e de sistema, sendo a Chroma ATE Inc.considerada a principal fornecedora de equipamentos SLT da NVIDIA.

Uma vez embalados e testados, esses chips são integrados a sistemas de servidores para facilitar as computações de IA em data centers. A Hon Hai (Foxconn) e a Wistron surgem como fabricantes importantes para os servidores de IA da NVIDIA, culminando em um ecossistema complexo, porém vital, que dá suporte à cadeia de suprimentos de chips de IA.

Fonte e Imagens