Apple iPhone 18 contará com chip A20 usando o processo N3P de 3 nm da TSMC com inovações avançadas de embalagem

Relatórios recentes revelam que a Taiwan Semiconductor Manufacturing Company (TSMC) está fazendo avanços significativos com seu nó de tecnologia de 2 nm, ostentando um rendimento impressionante de 60% durante a produção de teste. No entanto, apesar desse progresso, há indícios de que grandes clientes, como a Apple, podem não adotar essa tecnologia de ponta imediatamente. Parece que a Apple planeja continuar usando o processo N3P de 3 nm da TSMC para seu próximo chip A20, programado para estrear junto com a série iPhone 18 no final de 2026.

A gigante da tecnologia deve revelar os chips A19 e A19 Pro para a linha do iPhone 17 ainda este ano, ambos os quais devem ser produzidos em massa usando a tecnologia 3nm de terceira geração da TSMC. Embora o A19, A19 Pro e A20 utilizem o mesmo processo de litografia, há sugestões de que a Apple pode incorporar uma nova abordagem de embalagem para obter algumas vantagens de desempenho. Parece que até mesmo os titãs da indústria estão cautelosos em pular para processos de fabricação de ponta devido aos custos substanciais associados à produção de wafers, indicando que uma mudança para tecnologias mais novas pode levar algum tempo.

Explorando a embalagem avançada: CoWoS da TSMC para o A20 da Apple

A Apple está supostamente investigando várias tecnologias avançadas de empacotamento para otimizar o desempenho e a eficiência energética de seus chipsets. Os crescentes custos de wafer conforme a TSMC avança suas capacidades de produção significam que empresas como a Apple precisam encontrar soluções criativas para manter uma vantagem competitiva enquanto permanecem com o nó N3P de 3 nm.

De acordo com insights da empresa de investimentos GF Securities, destacados pela MacRumors, o próximo chip A20 pode utilizar a tecnologia de empacotamento Chip-on-Wafer-on-Substrate (CoWoS) da TSMC. Essa abordagem inovadora permite a integração de vários componentes de chip, incluindo núcleos de desempenho e eficiência, Neural Engine, clusters de GPU e cache, em um fator de forma mais compacto.

Ao alavancar a tecnologia CoWoS da TSMC, a Apple pode otimizar o arranjo espacial desses componentes, o que não apenas conserva espaço valioso, mas também melhora a eficiência geral. Esse método de empacotamento pode melhorar o desempenho encurtando os caminhos de sinal e aumentando as taxas de transferência de dados. Além disso, a Apple está considerando o empacotamento Small Outline Integrated Circuit Molding-Horizontal (SoIC-MH) da TSMC para seu M5 System on Chip (SoC) de ponta, sinalizando uma mudança estratégica em direção a soluções de empacotamento avançadas em vez de depender apenas de novos processos de fabricação.

Fonte e Imagens