Firma Advanced Micro Devices (AMD) zamierza nawiązać współpracę z GlobalFoundries w celu udoskonalenia swojego rozwiązania Co-Packaged Optics (CPO), kluczowego komponentu nadchodzących akceleratorów AI Instinct MI500.
Współpraca GlobalFoundries i AMD w zakresie współpakowanych układów optycznych nowej generacji
Technologia Co-Packaged Optics (CPO), zwana również Silicon Photonics, stanowi krok naprzód w ograniczaniu zależności od okablowania miedzianego poprzez wykorzystanie światła do transmisji sygnału. Ta innowacja umożliwia bezpośrednią integrację CPO z akceleratorami sprzętowymi, takimi jak GPU, co znacznie zmniejsza opóźnienia połączeń i umożliwia szerokopasmową komunikację między procesorami CPU i GPU, co jest wymogiem dla przyszłych centrów danych AI.
#Aktualizacja informacji branżowych 1) Oczekuje się, że wydajność modułów optycznych przyspieszy w drugim kwartale. Dostawy materiałów New Easun w pierwszym kwartale wzrosły dwukrotnie w porównaniu z czwartym kwartałem. Oczekuje się, że Solvay, Cambridge i Luxshare staną się nowymi meta-wpisami.2) Skalowalne rozwiązania optyczne Rubin Ultra priorytetowo traktują CPO, a NPO jako rozwiązanie zapasowe. Wcześniej rynek spodziewał się dyskusji ze strony działu badawczo-rozwojowego, ale ostatnio wewnętrzny dział łańcucha dostaw został wyraźnie poinformowany. Rozwiązania Feynman Ultra rozpoczęły prace badawczo-rozwojowe i projektowe, a skalowalność…
— Daily News Flash (@dmjk001) 19 kwietnia 2026 r.
Zarówno AMD, jak i NVIDIA przygotowują się do wykorzystania technologii CPO w swoich procesorach graficznych (GPU) AI nowej generacji. Inicjatywa AMD obejmuje unikalne rozwiązanie CPO oparte na MRM, zaprojektowane specjalnie dla akceleratorów Instinct MI500. Produkcją fotonicznych układów scalonych (PIC) na potrzeby tego projektu zajmie się GlobalFoundries, a pakiety dostarczy ASE. Warto zauważyć, że w zeszłym roku AMD wzmocniło swoje możliwości, przejmując firmę Enosemi, specjalizującą się w fotonice, aby przyspieszyć postęp w dziedzinie technologii CPO.
Podobnie, NVIDIA podobno opracowuje własne układy scalone CPO PIC dla nadchodzących akceleratorów Vera Rubin. Produkcja tych układów będzie zarządzana przez TSMC, a za ich montaż odpowiadać będzie firma SPIL, a montaż będzie się odbywał w Foxconn Industrial Internet, oddziale firmy Foxconn. W przypadku modelu Rubin Ultra, implementacja CPO ma priorytet nad technologią Near-Package Optics (NPO).
W miarę rozwoju firmy NVIDIA planowane jest pełne zintegrowanie rozwiązania Co-Packaged Optics z akceleratorami AI generacji Feynman, co pozwoli wyeliminować konieczność korzystania z organizacji non-profit.
Postępy AMD w serii MI500 są godne uwagi, ponieważ wykorzystają one ultranowoczesny proces produkcyjny 2 nm, przewyższając tym samym nadchodzącą serię MI400, która również będzie działać w technologii 2 nm, ale nie będzie tak zaawansowana jak MI500. Akceleratory MI500 będą korzystać z najnowocześniejszej architektury CDNA 6, podczas gdy MI400 będzie wykorzystywać architekturę CDNA 5. Co więcej, w MI500 zostanie wykorzystana pamięć HBM4E, co obiecuje wyjątkowo wysoką przepustowość pamięci, przekraczającą 19, 6 TB/s w porównaniu z poprzednimi akceleratorami MI400, które wykorzystują pamięć HBM4.
Mimo wcześniejszych spekulacji firma AMD potwierdziła, że zachowa dotychczasową konwencję nazewnictwa architektury dla procesorów graficznych Instinct i nie przejdzie na markę UDNA.

AMD składa znaczące obietnice dotyczące postępu w wydajności AI, wprowadzając na rynek serię Instinct MI500, dążąc do ponad 1000-krotnego wzrostu możliwości AI w ciągu czterech lat. Ten ambitny cel jest kluczowy dla sprostania rosnącemu zapotrzebowaniu na AI i utrzymania konkurencyjności, zwłaszcza w obliczu intensyfikacji działań technologicznych rywali. Przewiduje się, że MI500 trafi na rynek w 2027 roku.
Przegląd akceleratorów AI AMD Instinct
| Nazwa akceleratora | AMD Instinct MI500 | AMD Instinct MI400 | AMD Instinct MI350X | AMD Instinct MI325X | AMD Instinct MI300X | AMD Instinct MI250X |
|---|---|---|---|---|---|---|
| Architektura GPU | CDNA 6 | CDNA 5 | CDNA 4 | Aqua Vanjaram (CDNA 3) | Aqua Vanjaram (CDNA 3) | Aldebaran (CDNA 2) |
| Węzeł procesu GPU | 2 nm | 2nm+3nm | 3nm | 5nm+6nm | 5nm+6nm | 6 nm |
| XCD (chiplety) | Do ustalenia | 8 (MCM) | 8 (MCM) | 8 (MCM) | 8 (MCM) | 2 (MCM) 1 (na kostkę) |
| Rdzenie GPU | Do ustalenia | Do ustalenia | 16 384 | 19 456 | 19 456 | 14 080 |
| Prędkość zegara GPU (maks.) | Do ustalenia | Do ustalenia | 2400 MHz | 2100 MHz | 2100 MHz | 1700 MHz |
| Obliczenia INT8 | Do ustalenia | Do ustalenia | 5200 TOPS | 2614 TOPÓW | 2614 TOPÓW | 383 TOPY |
| Macierz FP6/FP4 | Do ustalenia | 40 PFLOP-ów | 20 PFLOP-ów | Nie dotyczy | Nie dotyczy | Nie dotyczy |
| Macierz FP8 | Do ustalenia | 20 PFLOP-ów | 5 PFLOP-ów | 2, 6 PFLOP-ów | 2, 6 PFLOP-ów | Nie dotyczy |
| Macierz FP16 | Do ustalenia | 10 PFLOP-ów | 2, 5 PFLOP-ów | 1, 3 PFLOP-ów | 1, 3 PFLOP-ów | 383 teraflopy |
| Wektor FP32 | Do ustalenia | Do ustalenia | 157, 3 teraflopów | 163, 4 teraflopów | 163, 4 teraflopów | 95, 7 teraflopów |
| Wektor FP64 | Do ustalenia | Do ustalenia | 78, 6 teraflopów | 81, 7 teraflopów | 81, 7 teraflopów | 47, 9 teraflopów |
| Pamięć VRAM | HBM4E | 432 GB HBM4 | 288 GB HBM3e | 256 GB HBM3e | 192 GB HBM3 | 128 GB HBM2e |
| Pamięć podręczna Infinity | Do ustalenia | Do ustalenia | 256 MB | 256 MB | 256 MB | Nie dotyczy |
| Zegar pamięci | Do ustalenia | 19, 6 TB/s | 8, 0 Gb/s | 5, 9 Gb/s | 5, 2 Gb/s | 3, 2 Gb/s |
| Magistrala pamięci | Do ustalenia | Do ustalenia | 8192-bit | 8192-bit | 8192-bit | 8192-bit |
| Przepustowość pamięci | Do ustalenia | Do ustalenia | 8 TB/s | 6, 0 TB/s | 5, 3 TB/s | 3, 2 TB/s |
| Współczynnik kształtu | Do ustalenia | Do ustalenia | OAM | OAM | OAM | OAM |
| Chłodzenie | Do ustalenia | Pasywny / Ciecz | Pasywny / Ciecz | Chłodzenie pasywne | Chłodzenie pasywne | Chłodzenie pasywne |
| TDP (maks.) | Do ustalenia | Do ustalenia | 1400 W (355X) | 1000 W | 750 W | 560 W |
Więcej informacji znajdziesz w najnowszych aktualizacjach od @jukan05.
Zdjęcia i więcej szczegółów znajdziesz na stronie Wccftech.
Dodaj komentarz