Synopsys는 TSMC의 최첨단 N2P 공정 노드를 기반으로 하는 LPDDR6 지적 재산(IP)의 성공적인 실리콘 개발을 발표함으로써 모바일 메모리 기술 분야에서 상당한 진전을 이루었습니다.
N2P 기술을 통한 인상적인 대역폭 성과
익숙하지 않은 분들을 위해 설명드리자면, 실리콘 브링업(silicon bring-up)은 새 칩의 초기 파워업 단계를 의미하며, 특히 IP 블록과 관련하여 더욱 중요합니다.이 필수적인 프로세스에는 하드웨어 검증, 전력 시퀀싱 및 기타 중요 검사를 포함하는 일련의 테스트가 포함됩니다. Synopsys의 최근 성과는 JEDEC 표준에서 설정한 사양과 긴밀히 부합하는 최대 86GB/s의 놀라운 대역폭에 도달할 수 있는 라이선스 가능 LPDDR6 IP 블록을 개발하는 역량을 강조합니다.
TSMC N2P 기반 LPDDR6 IP의 실리콘 브링업(silicon bringing)을 성공적으로 완료하여 최대 86GB/s 대역폭을 제공합니다.효율적인 LPDDR SDRAM으로 차세대 모바일, AI, 엣지 시스템에 동력을 제공하세요.
— Synopsys (@Synopsys) 2025년 10월 16일
이번 개발은 TSMC의 첨단 N2P 공정과 LPDDR6 IP 블록의 최초 통합 사례 중 하나입니다.이 IP의 아키텍처는 컨트롤러와 PHY 인터페이스라는 두 가지 주요 요소로 구성됩니다.컨트롤러는 JEDEC 프로토콜 엔진을 구현하고 타이밍 제어 및 저전력 상태를 관리합니다.중요한 점은 TSMC의 N2P 공정이 성능 최적화를 위해 설계된 첨단 아날로그 및 I/O 회로를 포함함으로써 PHY의 성능을 향상시킨다는 것입니다.
특히 LPDDR6 컨트롤러는 효율적인 타이밍 클로저를 위해 향상된 밀도와 속도를 요구합니다. N2P 기술은 이 분야에서 탁월한 성능을 발휘하며, 뛰어난 전력-성능-면적(PPA) 지표를 자랑합니다.이는 비트당 에너지 소비를 줄일 뿐만 아니라 메모리의 물리적 공간도 최소화하여 온디바이스 AI 및 기타 전력 효율적인 플랫폼에서의 적용을 용이하게 합니다.
성능 지표를 심층 분석한 결과, Synopsys는 이 스택이 JEDEC의 핀당 표준인 약 10.667Gb/s에 부합하는 86GB/s의 놀라운 대역폭을 지원한다고 밝혔습니다.이론상 최대 속도는 핀당 약 14.4GB/s에 달할 수 있으며, 이는 총 115GB/s라는 놀라운 대역폭에 해당합니다.이는 TSMC의 N2P 기술이 혁신적으로 발전함에 따라 LPDDR6가 LPDDR5에 비해 세대를 크게 앞지르는 것을 의미합니다.앞으로 LPDDR6는 모바일 메모리 업계의 기준을 재정립할 것으로 기대되며, 내년에 주류 솔루션으로 자리 잡을 것으로 예상됩니다.
답글 남기기