최근 보고서에 따르면 Semiconductor Manufacturing International Corporation(SMIC)은 첨단 칩 생산을 추구하는 데 여러 가지 어려움을 겪었으며, 특히 최첨단 극자외선(EUV) 리소그래피 장비에 대한 접근성이 부족했습니다.이러한 제한으로 인해 이 회사는 7nm 기술 노드를 넘어서려는 노력이 방해를 받았습니다.예측에 따르면 SMIC는 2025년에 5nm 칩 개발을 완료할 예정입니다.
DUV 장비 사용 시의 문제점
오래된 Deep Ultraviolet(DUV) 리소그래피 도구를 활용하면 SMIC가 5nm 목표를 달성할 수 있습니다.그러나 이 접근 방식에는 상당한 단점이 있습니다.주목할 점은 생산과 관련된 비용이 비슷한 제조 공정의 경쟁사 TSMC보다 50% 더 높을 것으로 예상된다는 것입니다.게다가 SMIC 칩의 수율은 TSMC가 동일한 기술로 달성하는 것의 1/3에 불과할 것으로 예상됩니다.
팁스터 @Jukanlosreve가 강조한 Kiwoom Securities의 보고서는 SMIC의 5nm 칩에 대한 예상 완료 일정을 강조합니다.이 회사는 이러한 고급 노드를 제조하는 동안 장애물에 직면했으며, 특히 7nm 노드에서 구축된 Kirin 9020을 특징으로 하는 Huawei의 Mate 70 시리즈의 대량 생산과 관련하여 장애물에 직면했습니다. SMIC가 야심 찬 목표를 달성하는 데 성공하더라도 그 과정에서 여전히 수많은 어려움에 직면할 수 있습니다.
표시된 대로, SMIC의 5nm 웨이퍼는 원하는 리소그래피 정밀도를 달성하기 위해 추가 패터닝이 필요한 오래된 DUV 기술에 의존하기 때문에 엄청난 비용이 발생할 것으로 예상됩니다.가격 상승과 수율 감소가 결합되어 SMIC가 빠르게 진화하는 반도체 환경에서 경쟁하고자 할 때 엄청난 장벽이 됩니다.
SMIC는 2025년까지 5nm 공정 개발을 완료할 계획이다.
EUV 없이 7nm(N+2) 공정을 양산하고, Huawei Ascend 910C 양산을 지원하기 위한 5nm 공정 개발도 완료했습니다.
SMIC의 5nm 공정 비용은…
— Jukanlosreve (@Jukanlosreve) 2025년 3월 26일
미래 전망과 장애물
DUV 기술의 한계로 인해 도입된 추가 제조 단계는 5nm 웨이퍼의 생산 시간을 늘릴 뿐만 아니라 결함이 있는 제품의 발생률이 높아질 가능성이 높습니다.핵심 요소는 SMIC가 현재 시험 생산 단계에 있으며 2025년 3분기에 가동될 것으로 예상되는 자체 EUV 기술을 개발할 수 있는지 여부입니다.또한 Huawei와 연결된 중국 장비 제조업체인 SiCarrier는 이러한 한계를 극복하는 데 도움이 될 수 있는 ASML 기술의 대안을 적극적으로 모색하고 있습니다.
SMIC의 5nm 웨이퍼 생산 증가에 대한 정확한 일정은 여전히 불분명하지만, @Jukanlosreve는 Huawei가 Ascend 910C AI 칩에서 이 기술을 활용할 계획이라고 언급했습니다.이 이니셔티브는 NVIDIA 제품에 대한 중국의 의존도를 낮추는 것을 목표로 합니다.현지 EUV 기계의 성공적인 개발은 SMIC가 앞으로 훨씬 더 진보된 반도체 기술 노드를 추구할 수 있게 해줄 수 있습니다.앞으로 몇 주 안에 SMIC의 5nm 공정 진행 상황에 대한 업데이트를 제공할 것입니다.
뉴스 출처: @Jukanlosreve
답글 남기기 ▼