Rapidus의 2nm “2HP” 제조 공정은 논리 밀도에서 TSMC의 N2와 경쟁하며 Intel의 18A보다 훨씬 우수한 성능을 발휘합니다.

Rapidus의 2nm “2HP” 제조 공정은 논리 밀도에서 TSMC의 N2와 경쟁하며 Intel의 18A보다 훨씬 우수한 성능을 발휘합니다.

일본의 Rapidus는 혁신적인 2nm 공정으로 반도체 업계에서 주목을 받고 있습니다.최근 Rapidus는 최첨단 노드의 로직 밀도를 보여주는 데이터를 공개했는데, 이는 TSMC의 유명한 N2 아키텍처와 동등한 수준임을 시사합니다.

반도체 산업의 경쟁자: Rapidus, 2nm 경쟁에서 TSMC에 도전

최근 몇 달 동안 Rapidus는 엔비디아와 같은 주요 업계 기업들의 지지를 받으며 일본 최고의 반도체 기업으로 주목을 받았습니다. Rapidus의 새로운 2nm 공정인 ‘2HP’는 @Kurnalsalts 에 의해 강조되었는데, 그는 이 공정의 로직 밀도가 TSMC의 N2와 직접 경쟁하며 인텔의 18A 밀도를 크게 능가한다고 지적했습니다.

새로 발표된 데이터에 따르면 Rapidus의 2HP는 237.31 MTr/mm²의 높은 로직 밀도를 달성하여 TSMC의 236.17 MTr/mm²에 근접하는 성능을 보입니다.이러한 높은 밀도를 달성하기 위해 사용된 셀 라이브러리 분석에는 G45 피치에 138개의 셀 높이를 가진 고밀도(HD) 라이브러리가 포함됩니다.두 노드 모두 최적의 로직 밀도를 목표로 하며, 이는 출시 시점에 유사한 트랜지스터 수를 보유할 가능성이 높다는 것을 의미합니다.

반면, 인텔의 18A 노드는 184.21 MTr/mm²의 낮은 밀도를 자랑합니다.이러한 차이는 주로 HD 라이브러리를 활용하는 벤치마킹 방식에서 비롯됩니다.더욱이, 인텔은 단순히 더 높은 밀도를 달성하는 것보다 성능 대 전력 지표에 여전히 중점을 두고 있습니다.18A 노드는 주로 내부 운영에 중점을 둡니다.

TSMC, 2025년 4분기 2nm 공정 양산 시작
TSMC 2nm 노드, 예상대로 진행 중, 시장 장악

Rapidus가 경쟁력 있는 밀도 수치를 달성한 것은 반도체 시장에서 회사가 상당한 진전을 이루고 있음을 보여줍니다.특히, Rapidus는 단일 웨이퍼 전공정(Front-end) 공정이라는 독보적인 접근 방식을 활용하여 생산량을 목표에 맞춰 조절하고 궁극적으로 향상된 결과를 도출합니다.

Rapidus에서 기대되는 2nm 공정 설계 키트(PDK)는 2026년 1분기에 출시될 예정이며, 초기 징후에 따르면 이 새로운 노드가 시장에 엄청난 발전을 가져올 것으로 보입니다.

출처 및 이미지

답글 남기기

이메일 주소는 공개되지 않습니다. 필수 필드는 *로 표시됩니다