차세대 EPYC “Venice” 및 “Verano” CPU를 위한 AMD SP7 및 SP8 플랫폼에 대한 자세한 개요: 12800MT/s 16채널 메모리 및 128개 PCIe 6.0 레인

AMD는 최근 고급 DDR5 메모리와 PCIe 6.0 지원 기능을 갖춘, 곧 출시될 EPYC “Venice” 및 “Verano” CPU를 지원하도록 설계된 SP7 및 SP8 플랫폼을 공개했습니다.

AMD, EPYC “Venice” 및 “Verano” CPU용 SP7 및 SP8 플랫폼으로 서버 I/O 향상

AMD는 오늘 초 보도자료를 통해 많은 기대를 모았던 EPYC 베니스(Venice)와 베라노(Verano) CPU에 대한 세부 정보를 공개했습니다.베니스(Venice) 모델은 젠 6C 아키텍처를 기반으로 256개의 코어를 탑재할 것으로 예상되며, 2026년 출시될 예정입니다.베라노는 젠 6의 강화된 버전이거나 완전히 새로운 젠 7 아키텍처일 가능성이 있으며, 2027년에 출시될 예정입니다. AMD는 구체적인 기술 정보를 아직 공개하지 않았지만, 유출된 정보를 통해 이 혁신적인 플랫폼의 성능에 대한 정보가 드러나기 시작했습니다.

SP7 플랫폼 탐색

SP7 플랫폼은 최대 16채널 DDR5 메모리를 지원하여 고성능에 대한 AMD의 의지를 보여줍니다. ECC 모듈 사용 시 최대 8, 000MT/s, 1DPC 구성의 MRDIMM 사용 시 최대 12, 800MT/s의 속도를 달성합니다.이 플랫폼은 더욱 향상된 성능을 통해 다양한 메모리 인터리브 구성(1, 4, 8, 16채널)을 지원하고 RDIMM, 3DS RDIMM, MRDIMM, Tall DIMM DRAM 솔루션과의 호환성을 확대합니다.

I/O 측면에서 SP7은 듀얼 소켓(2P)을 지원하며, 최대 128개의 PCIe Gen 6.0 레인을 제공하며, 각 레인은 64Gbps의 대역폭을 제공합니다.또한, 이 플랫폼은 최대 16개의 “보너스” PCIe Gen 4 레인을 포함합니다.단일 소켓(1P) 구성의 경우, 최대 96개의 PCIe Gen 6.0 레인과 8개의 추가 Gen 4 레인을 제공하여 SDCI(Smart Data Cache Injection)를 지원합니다.

SP8 플랫폼 개요

보급형 솔루션으로 포지셔닝된 SP8 플랫폼은 차세대 EPYC 프로세서도 지원하도록 설계되었습니다. SP7의 메모리 호환성을 그대로 유지하면서도 8채널 구성으로 작동합니다.특히 SP8은 PCIe Gen 6.0 레인 수가 더 많아 듀얼 소켓 구성에서는 최대 192개, 싱글 소켓 구성에서는 최대 128개의 레인을 제공합니다.

AMD EPYC 베니스 Zen 6C CPU — 이미지 출처: 바이두 포럼

CPU 구성 및 기대 사항

곧 출시될 Zen 6C 및 Zen 6 Dense CPU는 칩렛당 최대 32개의 코어(CCD)를 탑재하여 총 8개의 CCD를 제공합니다.이러한 구성을 통해 AMD는 발표 당시 강조되었던 예상 256코어를 달성할 수 있습니다.각 칩렛에는 128MB의 L3 캐시가 포함되어 있으며, 전체 CPU에 걸쳐 무려 1GB의 캐시를 제공합니다.특히 각 칩은 PCIe Gen 6.0 및 CXL 3.1 기능을 제공하는 두 개의 I/O 다이로 구성되며, DDR5-8000 메모리도 지원합니다.흥미롭게도, 한 다이어그램에서는 최대 MRDIMM 속도가 10, 400MT/s로 명시되어 있는데, 이는 앞서 언급된 12, 800MT/s와 대조됩니다.

기존 Zen 6 아키텍처를 기반으로 하는 표준 EPYC “Venice” 제품군은 CCD당 12개의 코어로 구성되며, 유사한 듀얼 I/O 다이 구성에 총 8개의 CCD가 탑재됩니다.결과적으로 총 96개의 코어와 192개의 스레드를 갖추게 되며, 이는 기존 Turin 시리즈의 코어 수와 동일합니다.

Zen 6C가 탑재된 EPYC 9006 “Venice”: 256개 코어 / 512개 스레드 / 최대 8개 CCD
Zen 5C가 탑재된 EPYC 9005 “Turin”: 192개 코어 / 384개 스레드 / 최대 12개 CCD
Zen 5 기반 EPYC 9006 “Venice”: 96개 코어 / 192개 스레드 / 최대 8개 CCD
Zen 5 기반 EPYC 9005 “Turin”: 96개 코어 / 192개 스레드 / 최대 16개 CCD

이 정보는 AMD가 코어 수, 연산 능력, I/O 기능을 향상시켜 서버 시장 선두주자로서의 지위를 유지하려는 지속적인 야심을 보여줍니다.2026년 베니스 CPU 출시, 2027년 베라노 시리즈 출시를 앞두고 데이터센터 환경은 흥미로운 발전을 맞이할 것으로 예상됩니다.

AMD EPYC CPU 제품군 개요

성	AMD EPYC 여름	AMD EPYC 베니스	AMD EPYC Turin-X	AMD EPYC Turin-Dense	AMD EPYC 토리노	AMD EPYC 시에나	AMD EPYC 베르가모	AMD EPYC 제노아-X	AMD EPYC 제노아	AMD EPYC Milan-X	AMD EPYC 밀란	AMD EPYC 로마	AMD EPYC 네이플스
가족 브랜딩	에픽 9007	에픽 9006	에픽 9005	에픽 9005	에픽 9005	에픽 8004	에픽 9004	에픽 9004	에픽 9004	에픽 7004	에픽 7003	에픽 7002	에픽 7001
패밀리 런칭	2027	2026	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
CPU 아키텍처	7시였습니다	6시였습니다	5시였습니다	젠 5C	5시였습니다	4시였습니다	4C였습니다.	Zen 4 V-캐시	4시였습니다	3시였습니다	3시였습니다	2였습니다	1이었습니다
프로세스 노드	미정	2nm TSMC	4nm TSMC	3nm TSMC	4nm TSMC	5nm TSMC	4nm TSMC	5nm TSMC	5nm TSMC	7nm TSMC	7nm TSMC	7nm TSMC	14nm 글로포
플랫폼 이름	SP7	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
소켓	미정	미정	LGA 6096(SP5)	LGA 6096(SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
최대 코어 수	미정	96	128	192	128	64	128	96	96	64	64	64	32
최대 스레드 수	미정	192	256	384	256	128	256	192	192	128	128	128	64
최대 L3 캐시	미정	미정	1536MB	384MB	384MB	256MB	256MB	1152MB	384MB	768MB	256MB	256MB	64MB
칩렛 디자인	미정	CCD 8개(CCD당 1CCX) + IOD 2개?	CCD 16개(CCD당 1CCX) + IOD 1개	CCD 12개(CCD당 1CCX) + IOD 1개	CCD 16개(CCD당 1CCX) + IOD 1개	CCD 8개(CCD당 1CCX) + IOD 1개	CCD 12개(CCD당 1CCX) + IOD 1개	CCD 12개(CCD당 1CCX) + IOD 1개	CCD 12개(CCD당 1CCX) + IOD 1개	CCD 8개(CCD당 1CCX) + IOD 1개	CCD 8개(CCD당 1CCX) + IOD 1개	8개의 CCD(CCD당 2개의 CCX) + 1개의 IOD	4개의 CCD(CCD당 2개의 CCX)
메모리 지원	미정	DDR5-12800	DDR5-6000?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
메모리 채널	미정	16채널(SP7)	12채널(SP5)	12채널	12채널	6채널	12채널	12채널	12채널	8채널	8채널	8채널	8채널
PCIe Gen 지원	미정	128-192 PCIe Gen 6	미정	128 PCIe Gen 5	128 PCIe Gen 5	96세대 5	128 5세대	128 5세대	128 5세대	128 4세대	128 4세대	128 4세대	64세대 3
TDP(최대)	미정	~600와트	500W(cTDP 600W)	500W(cTDP 450-500W)	400W(cDP 320-400W)	70-225W	320W(cTDP 400W)	400와트	400와트	280와트	280와트	280와트	200와트