인텔은 최근 Tech Tour에서 18A 칩 기술로 눈에 띄는 진전을 이루었으며, 결함 밀도가 크게 감소했다는 점을 강조했습니다.
인텔의 18A 칩, 최적의 수율로 기록적인 낮은 결함 밀도 달성
18A 제조 노드는 인텔 파운드리 역사상 가장 중요한 개발 중 하나로 손꼽힙니다.특히 정치 및 상업 부문 모두에서 인텔의 제조 역량에 대한 감시가 강화된 상황에서 더욱 그렇습니다. Team Blue는 이번 출시를 통해 강력한 솔루션을 제공해야 합니다.18A 공정에 대한 자세한 내용에 대한 기대감이 높았으며, 인텔은 4분기에 대규모 생산을 시작할 계획으로 현재까지 가장 낮은 결함 밀도를 달성했다고 밝혔습니다.
결함 밀도의 이러한 성과는 18A 노드에 매우 중요하며, 대량 생산에서 경쟁력 있는 성능을 발휘할 수 있는 잠재력을 보여줍니다.잘 모르는 분들을 위해 설명드리자면, 결함 밀도는 칩 웨이퍼의 특정 영역 내에 존재하는 결함의 양을 의미하며, 이는 제품 작동 불량을 초래할 수 있습니다.이러한 결함은 트랜지스터, 인터커넥트, 비아의 작동을 방해할 수 있습니다.결함 밀도가 높을수록 다이 크기가 커질 위험이 있으며, 이는 특히 대규모 칩 애플리케이션을 위한 18A 노드에 악영향을 미칩니다.
결함 밀도를 사상 최저 수준으로 낮추는 것의 중요성은 아무리 강조해도 지나치지 않습니다.이는 예상 수율 예측에 중요한 역할을 하기 때문입니다.시간이 지남에 따라 18A 노드의 수율 추정치는 크게 변동했으며, 일부 보고서는 10%에 불과하다고 보고하기도 했습니다.그러나 인텔이 18A 기술의 양산 확대에 집중함에 따라 이러한 낮은 수치는 이제 시대에 뒤떨어진 것이 되었습니다.결함률 감소는 Team Blue가 더 큰 다이 설계를 수용할 수 있도록 해주기 때문에 필수적이며, 이는 고성능 컴퓨팅(HPC)과 같은 분야에서 특히 중요합니다.
결함 밀도는 중요한 지표이지만, 18A 칩의 전체 상황을 반영하지는 않습니다.매개변수 오류, 마스크 오류, 공정 마진 등 다른 요인들도 노드의 전체 생산 능력을 결정하는 데 영향을 미칩니다.그럼에도 불구하고, 인텔이 달성한 결함 밀도의 상당한 감소는 18A 칩이 TSMC의 N2 및 삼성의 SF2 공정과 같은 대안에 맞서 강력한 경쟁자가 될 수 있음을 시사합니다.
답글 남기기