OpenAIは、革新的なAIチップアーキテクチャの計画を明らかにする新たな特許を公開し、技術面での大きな進歩を示した。この設計は、多数のHBM（高帯域幅メモリ）スタックで覆われた複数の演算チップレットを特徴としており、AIコンピューティング性能における画期的な進歩の可能性を示唆している。
OpenAIの特許ハイライト：先進的なAIチップアーキテクチャ
「組み込みロジックブリッジを介した高帯域幅メモリチップレット、I/Oチップレット、および演算チップレットの非隣接接続」と題されたこの特許は、チップ設計における革新的なアプローチを概説している。OpenAIは、組み込みロジックブリッジを利用して、HBMチップレットと演算チップレット間の接続を長距離にわたって容易にすることを提案している。
この戦略は、高性能コンピューティングおよび人工知能アプリケーションの機能を拡張することを目的としており、これらのアプリケーションは最適な機能を実現するために、本質的に大量のメモリアクセスを必要とします。現在、既存のパッケージング技術では、メモリを従来の金属配線接続を使用してコンピューティングチップレットの隣に実装する必要があるため、HBMの統合に制約があります。
現在のJEDEC規格では、HBMは演算チップレットから6mm以内に配置する必要があるため、データ転送にボトルネックが生じています。新たに提案された組み込みロジックブリッジは、この制限を大幅に緩和し、通信距離を制限的な6mmからより現実的な16mmに延長することができます。
これらのブリッジは、チップレット間の通信距離を延長するだけでなく、HBMスタックのコントローラとして、あるいはパッケージ内通信を効率化する高速PHY（物理層）としても機能するという、二重のメリットを提供します。このアーキテクチャは、チップ間の相互運用性を促進するUCIe（Universal Chiplet Interconnect Express）規格に準拠しています。
例えば、OpenAIの設計では、これらの組み込みロジックブリッジを介して、コンピューティングチップレットが最大20個のHBMメモリスタックをサポートできることが示されています。これは、4個、6個、または8個のスタックに制限されていた従来の設計と比較して大幅な増加です。このような改善は、より大規模で複雑なAIモデルを駆動できる次世代チップの開発につながる可能性があります。
この研究は、類似技術、特にインテルのEMIB（Embedded Multi-Interconnect Bridge）システムにおける継続的な開発動向と合致するものです。EMIBは、高効率チップの設計と性能を向上させるコンパクトなブリッジを利用することで、2.5Dパッケージング技術における現在の限界を克服するように設計された先進的なパッケージングソリューションです。
EMIBとその後継機種であるEMIB-Tは、シンプルさ、小型化、コスト効率など、さまざまな利点を提供すると同時に、従来のインターポーザーでは実現できない設計の柔軟性も実現しています。
こうした進歩を踏まえると、インテルのEMIB技術が、多数のチップレットと大容量HBMメモリの搭載を目指すOpenAIの次期カスタムAIチップに統合される可能性は十分考えられる。今回の特許から得られる知見はまさにその方向性を示しており、こうした協働によるイノベーションがAIのあり方を根本的に変える未来への期待を高めている。
詳細については、SETI Parkのウェブサイトをご覧ください。さらに詳しい情報や画像をご覧になりたい場合は、Wccftechをご覧ください。
コメントを残す