Il vicepresidente di Samsung Electronics evidenzia i limiti della miniaturizzazione dei processi, sostenendo soluzioni innovative che vanno oltre il 10-15% di miglioramenti

L’introduzione da parte di Samsung della sua tecnologia Gate-All-Around (GAA) a 2 nm rappresenta un promettente passo avanti nella produzione di semiconduttori. Sebbene i progressi associati a questo processo siano notevoli, il Vicepresidente della Foundry di Samsung, Shin Jong-shin, avverte che la semplice riduzione dei nodi tecnologici produce rendimenti decrescenti. Di conseguenza, sostiene l’esplorazione di approcci alternativi, in particolare attraverso una metodologia denominata Design and Process Integration Optimization (DTCO), volta a individuare modifiche che migliorino l’efficacia di questi nodi avanzati.

Miglioramenti nella transizione strutturale: da FinFET a GAA

Durante un recente seminario, l’ottavo Semiconductor Industry-Academia-Research Exchange Workshop tenutosi a Seul, Shin Jong-shin ha illustrato l’attenzione crescente del settore verso il DTCO. Sia Samsung che il suo concorrente TSMC hanno istituito team specializzati per perseguire miglioramenti simultanei nelle tecniche di progettazione e di elaborazione.

“Ora, la sola miniaturizzazione dei processi può portare a miglioramenti solo del 10-15%.Man mano che il miglioramento delle prestazioni di processo raggiunge i suoi limiti, l’industria sta prestando attenzione al DTCO. A 7 nm, circa il 10% del miglioramento complessivo delle prestazioni è dovuto al DTCO. Prevediamo che tale quota raggiungerà il 50% a 3 nm e inferiori. Sia Samsung che TSMC dispongono di team dedicati al DTCO e stanno perseguendo miglioramenti simultanei di progettazione e processo.”

Secondo le intuizioni condivise da The Elec, DTCO consente agli ingegneri di riconsiderare i vincoli di processo esistenti, allineando al contempo le modifiche progettuali richieste da clienti come Tesla. La transizione di Samsung dalle strutture FinFET a quelle GAA è iniziata con la tecnologia a 3 nm; tuttavia, le rese iniziali sono state inferiori alla media. Al contrario, i primi risultati del nodo a 2 nm mostrano un potenziale incoraggiante.

“Passando dal nodo N al nodo M, il miglioramento delle prestazioni è di circa il 15%, così come la riduzione dell’area. A differenza del campo dell’intelligenza artificiale (IA), dove le prestazioni raddoppiano ogni pochi mesi, nel mondo dell’elaborazione dei semiconduttori anche una differenza dell’1-2% è molto importante. Una differenza di prestazioni dell’1-2% può diventare un criterio per la selezione del processo.”

Nella sua ricerca di ulteriori innovazioni, Samsung sta anche sfruttando l’intelligenza artificiale per generare automaticamente nuove configurazioni di celle che promuovono ingombri ridotti e una maggiore efficienza energetica. Si prevede che le scoperte di Samsung amplieranno la portata della DTCO in co-ottimizzazione sistema-processo (SPCO) e co-ottimizzazione sistema-progettazione-processo (SDTCO), migliorando ulteriormente il perfezionamento complessivo del processo.

I report indicano che Samsung ha finalizzato con successo la progettazione fondamentale della sua tecnologia GAA a 2 nm di seconda generazione, con l’intenzione di lanciare la terza iterazione, denominata SF2P+, entro i prossimi due anni. Questa enfasi strategica sul progresso del processo GAA a 2 nm potrebbe spiegare la decisione dell’azienda di posticipare il suo nodo a 1, 4 nm, dando priorità ai miglioramenti rispetto alla concorrenza diretta con il leader del settore TSMC.

Per ulteriori approfondimenti, consultare The Elec.

Scopri di più su questo sviluppo su Wccftech.