
Si prega di notare che il presente articolo non intende rappresentare un consiglio di investimento e l’autore non detiene alcuna partecipazione in nessuno dei titoli azionari qui discussi.
I futuri progetti di transistor potrebbero cambiare i paradigmi di produzione dei semiconduttori
Secondo le intuizioni di un direttore Intel, i progressi nella progettazione dei transistor futuri potrebbero ridurre la necessità critica di sofisticate apparecchiature litografiche nella produzione di semiconduttori di fascia alta. Attualmente, i sistemi litografici a ultravioletti estremi (EUV) di ASML sono fondamentali per la produzione di chip contemporanea, consentendo ad aziende come TSMC di produrre circuiti incredibilmente piccoli su wafer di silicio. Tuttavia, progetti emergenti, come i FET gate-all-around (GAAFET) e i FET complementari (CFET), potrebbero spostare l’attenzione verso processi post-litografia, riducendo così il ruolo della litografia in queste tecniche di produzione avanzate.
Il ruolo in evoluzione dell’incisione nella produzione di chip
In una conversazione condivisa sulla piattaforma di ricerca sugli investimenti Tegus e diffusa sui social media, il direttore di Intel, il cui nome è rimasto anonimo, ha sottolineato un notevole cambiamento nei processi di fabbricazione dei semiconduttori. Il direttore ipotizza che, con l’evoluzione della progettazione dei transistor, l’importanza delle apparecchiature litografiche avanzate potrebbe venir meno, dando maggiore risalto alle tecnologie di incisione. Mentre le macchine litografiche EUV e EUV ad alta ampiezza numerica (NA) sono spesso al centro dell’attenzione, soprattutto in un contesto di restrizioni all’esportazione, la fabbricazione dei chip comprende una serie di fasi complesse che vanno oltre la semplice litografia.
Comprensione del flusso di lavoro di produzione dei chip
Il processo litografico rappresenta la fase iniziale in cui disegni complessi vengono impressi sul wafer di silicio. Successivamente, altri processi essenziali, tra cui la deposizione e l’incisione, svolgono un ruolo cruciale. Nella deposizione, vari materiali vengono stratificati sul wafer, mentre l’incisione viene utilizzata per rimuovere selettivamente il materiale in eccesso e delineare i pattern necessari per la formazione di transistor e circuiti.
Tecnologie dei transistor: GAAFET e CFET
Il direttore Intel ha sottolineato come architetture di transistor avanzate come GAAFET e CFET potrebbero ridurre la dipendenza dai tradizionali processi litografici. La litografia EUV è stata fondamentale nella fabbricazione di chip con dimensioni pari o inferiori a 7 nanometri, grazie alla sua precisione nella stampa di circuiti minuscoli. L’evoluzione delle configurazioni dei transistor, dove gli attuali progetti FinFET si collegano alla base isolante mentre i nuovi progetti introducono l’avvolgimento del gate attorno al transistor, illustra questo cambiamento tecnologico.

Implicazioni per le strategie di produzione
Con i transistor avvolti da GAAFET e CFET, la rimozione del materiale in eccesso diventa sempre più vitale. Questo approccio di “avvolgimento” richiede la rimozione laterale del materiale, spostando le priorità dal semplice miglioramento delle dimensioni delle caratteristiche litografiche al perfezionamento delle tecniche di incisione. Il direttore osserva che questa transizione implica una minore dipendenza dalle macchine EUV ad alto NA, suggerendo che la loro importanza potrebbe non essere paragonabile a quella delle precedenti generazioni di scanner EUV, cruciali per la produzione di chip a 7 nanometri.
Questo cambiamento potrebbe aprire le porte a una nuova era nella produzione di semiconduttori, in cui è possibile ottenere densità verticale e laterale senza un aumento proporzionale delle capacità litografiche. Il dirigente Intel conclude che questa evoluzione nella strategia di fabbricazione dei chip potrebbe ridefinire i parametri di riferimento del settore in termini di prestazioni ed efficienza.
Un direttore di Intel spiega perché ASML ha avuto difficoltà a causa della GAA e perché avrà difficoltà anche con il passaggio ai CFET (tramite Tegus).Il punto di forza in termini di flusso di ordini potrebbe essere l’adozione di NA elevato entro la fine del decennio, o il modello multiplo EUV, ma è chiaro che il flusso di ordini sarà molto…pic.twitter.com/ZoRvJJHC2n
— Tech Fund (@techfund1) 16 giugno 2025
Per ulteriori dettagli, puoi leggere la fonte originale qui.
Lascia un commento