Questo articolo non costituisce consulenza in materia di investimenti. L’autore non ha alcuna affiliazione con nessuno dei titoli azionari qui menzionati.
La notevole crescita dei chip di intelligenza artificiale (IA) ha evidenziato il contributo cruciale di diverse aziende all’interno della supply chain. Sebbene NVIDIA Corporation sia spesso riconosciuta come leader nei progressi dell’IA, la realtà è molto più complessa. Una rete di aziende si estende su continenti diversi, dall’Asia agli Stati Uniti, ognuna delle quali svolge un ruolo vitale in questo complesso ecosistema.
Secondo le stime delle Nazioni Unite, si prevede che il mercato dell’intelligenza artificiale raggiungerà la sbalorditiva cifra di 4, 8 trilioni di dollari entro il 2033. Ciò sottolinea l’importanza di identificare le organizzazioni che costituiscono la spina dorsale della catena di fornitura dell’intelligenza artificiale, tra cui produttori di wafer in Corea del Sud e Germania, fornitori di software design negli Stati Uniti e produttori di semiconduttori a Taiwan.
Comprendere il ciclo di vita dei chip AI: il ruolo delle aziende EDA
Prima che un progettista di chip come NVIDIA possa dare vita alle sue creazioni, il lavoro di base viene svolto dalle aziende di Electronic Design Automation (EDA).Sebbene molti credano che l’industria dei semiconduttori sia prevalentemente asiatica, in realtà molte aziende EDA hanno sede negli Stati Uniti. Pertanto, il percorso di creazione di un chip di intelligenza artificiale inizia in America o in Europa.
Le aziende EDA svolgono un ruolo fondamentale sia nella progettazione dei chip che nella verifica delle prestazioni del prodotto in fase di post-produzione, garantendo che i chip di intelligenza artificiale aderiscano a standard prestazionali elevati. Tra i principali attori in questo ambito figurano Cadence Design Systems, Synopsys, Ansys e Siemens, che forniscono gli strumenti essenziali per la progettazione e la produzione di chip.
Utilizzando strumenti di simulazione EDA, i progettisti di chip possono prevedere le prestazioni dei loro prodotti e apportare modifiche prima di iniziare la costosa fase di fabbricazione.È interessante notare che una quota importante – circa il 70% – del mercato EDA è dominata da un piccolo trio di aziende: Cadence, Synopsys e Siemens.
Cadence, con un fatturato che ha raggiunto i 4, 6 miliardi di dollari nell’ultimo anno fiscale, fornisce un’ampia gamma di prodotti focalizzati sulla progettazione di circuiti integrati e componenti di verifica. Synopsys, leggermente più piccola con un fatturato di 3, 2 miliardi di dollari, è un altro attore chiave. Tuttavia, entrambe le aziende fanno affidamento su un numero limitato di fornitori per i componenti hardware essenziali, introducendo vulnerabilità nella catena di fornitura dei semiconduttori.
Soluzioni EDA come Genus di Cadence, Fusion di Synopsys e Oasys di Siemens operano nella fase di trasferimento di registro (RTL) della progettazione dei semiconduttori, consentendo ai progettisti di mappare il flusso di dati nel chip e simularne le prestazioni durante la fase iniziale di progettazione. Questa fase è cruciale considerando la complessità delle architetture dei chip odierne, che possono includere miliardi di transistor, come l’ultimo chip M4 di Apple, che ne conta 28 miliardi.
La complessità della gestione degli errori di clock domain crossing (CDC) e reset domain crossing (RDC) è fondamentale durante la fase di progettazione. Per gestirli, diversi strumenti di verifica consentono agli ingegneri di convalidare e correggere gli errori in modo efficace. In particolare, Cadence offre Conformal Litmus e Jasper CDC App, mentre le piattaforme VC SpyGlass di Synopsys e Questa di Siemens supportano funzionalità simili.
Le fasi RTL e CDC nella progettazione di chip AI sono cruciali, poiché i progettisti si impegnano a garantire che la loro netlist rifletta accuratamente le specifiche RTL, un processo che viene spesso verificato tramite il controllo LVS (layout versus schematic) utilizzando strumenti forniti dalle principali aziende EDA. Inoltre, le aziende EDA forniscono sistemi di emulazione e prototipazione che aiutano i progettisti a verificare che i loro prodotti soddisfino le esigenze del mercato.
Una volta completati i processi di progettazione, la fase successiva prevede il packaging dei chip per proteggerli e consentirne la connettività ai circuiti stampati (PCB).Questi package possono includere diversi chiplet progettati per funzionalità specifiche, come l’elaborazione logica o l’archiviazione, per migliorarne le prestazioni.
La continua domanda di chip con miliardi di transistor richiede che i processi di produzione si adattino a specifiche avanzate, impiegando tecniche all’avanguardia come i processi sub-7 nanometri. Queste tecnologie avanzate sfruttano la litografia nell’ultravioletto estremo (EUV), riducendo le dimensioni dei circuiti e consentendo al contempo un numero maggiore di transistor.
Per soddisfare questi standard, le aziende EDA collaborano con organizzazioni come TSMC per convalidare strumenti di progettazione che facilitino la produzione efficiente di chip avanzati.
Tradurre i progetti in realtà: il ruolo cruciale di TSMC
Una volta finalizzato il progetto, la fase successiva, forse la più rischiosa, è l’esecuzione, con Taiwan Semiconductor Manufacturing Company (TSMC) che si posiziona come figura cardine nella produzione di chip per l’intelligenza artificiale. TSMC è anche la forza produttiva dietro le GPU Blackwell AI di NVIDIA, i chip più avanzati disponibili, che utilizzano una variante specializzata del nodo N4 di TSMC. Attualmente, la maggior parte della produzione di N4 è concentrata a Taiwan, e si prevede che uno stabilimento in Arizona ne aumenterà presto la produzione.
Il processo produttivo inizia con l’approvvigionamento di wafer di silicio da parte di TSMC, che si affida principalmente a wafer da 12 pollici o 300 mm per la produzione di N4 presso lo stabilimento Fab 18 di Tainan, Taiwan. La catena di fornitura per questi wafer è ampia, con i principali fornitori situati in Corea del Sud, Germania e Giappone, tra cui GlobalWafers, che gestisce uno stabilimento a Hsinchu, Taiwan.
Nonostante la diversità tra i fornitori di wafer, affidarsi ad ASML, l’unico fornitore di apparecchiature litografiche avanzate, pone delle sfide durante la produzione dei chip, un processo che richiede precisione in ogni fase. La litografia è fondamentale per la stampa di design complessi sui wafer di silicio.
La fabbricazione dei semiconduttori è complessa e prevede diverse fasi, tra cui la creazione di fotomaschere fondamentali per il trasferimento dei progetti sui wafer. TSMC gestisce questo processo in modo indipendente, essendo il principale produttore mondiale di fotomaschere, sebbene si affidi a fornitori esterni per i fotoresist, materiali chiave che possono influire significativamente sulla qualità della produzione.
TSMC ha dovuto affrontare una battuta d’arresto significativa nel 2019 a causa della contaminazione del fotoresist, a dimostrazione della natura critica di questo materiale nella catena di produzione. Tra i principali attori di questa catena di fornitura figurano Shin-Etsu Chemical e Sumitomo Chemical, oltre alle aziende giapponesi TOK e JSR, che forniscono componenti essenziali per il fotoresist.
L’importanza di un fotoresist di alta qualità non può essere sottovalutata, poiché qualsiasi difetto durante il processo di litografia può compromettere l’integrità del chip. L’avvento della tecnologia EUV ha intensificato il mercato del fotoresist a causa delle sue sfide specifiche, dando vita ad alternative innovative come la tecnologia del fotoresist a secco di Lam Research.
I processi litografici si basano anche su pellicole protettive per proteggere la fotomaschera dai contaminanti durante la fabbricazione, e i recenti progressi nell’EUV hanno portato a sfide nella produzione di pellicole. TSMC ha confermato lo sviluppo interno di pellicole EUV per raddoppiare la sua capacità produttiva a causa dell’aumento della domanda.
Nelle fasi successive di fabbricazione – incisione, deposizione, lucidatura chimico-meccanica (CMP), metallizzazione e impiantazione ionica – la chimica gioca un ruolo cruciale. Ogni fase sfrutta una varietà di gas e sostanze chimiche, costituendo la struttura portante del processo di produzione dei chip di intelligenza artificiale.
Ad esempio, l’incisione al plasma impiega gas come argon e fluoro per ottenere una rimozione precisa del materiale. I processi chimici per la deposizione e la CMP sono altrettanto vari e coinvolgono numerosi fornitori di materie prime e prodotti chimici speciali.
Importanti fornitori di prodotti chimici e gas come DuPont, Fujifilm e Merck contribuiscono in modo significativo al variegato panorama chimico della fabbricazione di chip per l’intelligenza artificiale. Con la crescita della domanda, aziende come Air Liquide e Nippon Sanso svolgono anche un ruolo fondamentale nella fornitura di gas industriali essenziali per diversi processi di fabbricazione.
Questa filiera chimica diversificata è più resiliente rispetto ad altri settori specializzati dell’industria litografica e delle fotomaschere. Persino giganti come DuPont e Merck forniscono sostanze essenziali per l’intero spettro di produzione di chip per l’intelligenza artificiale.
Fasi finali: confezionamento, test e oltre
Una volta fabbricati, i chip vengono sottoposti a un processo di confezionamento per garantirne la funzionalità e la compatibilità con i PCB. Questa fase è fondamentale poiché i chip confezionati, noti come circuiti integrati (IC), devono soddisfare standard precisi in termini di prestazioni e affidabilità.
In particolare, il packaging si è rivelato un collo di bottiglia nella catena di fornitura dei chip AI di NVIDIA, rendendo necessaria la collaborazione con TSMC per soluzioni di packaging efficaci. La tecnica CoWoS (Chip-on-Wafer-on-Substrate) semplifica il packaging integrando diversi componenti in un unico package.
I materiali principali utilizzati negli imballaggi includono materiali isolanti forniti da aziende come Dow e DuPont, insieme a componenti di riempimento e strato di ridistribuzione (RDL) forniti da diversi produttori.
Dopo aver creato la base appropriata, le microsfere e le maschere di saldatura svolgono un ruolo fondamentale nel fissare il chip al substrato attraverso tecniche di flip-chip bonding. Questo processo di bonding è essenziale per collegare in modo efficiente il chip e la memoria HBM (High-Bandwidth Memory) al PCB.
Oltre agli elementi essenziali, il substrato, spesso un substrato ABF (Ajinomoto Build-up Film), costituisce la base e determina la gestione termica del chip. Fornitori chiave come Resonac e Panasonic contribuiscono in modo significativo a questo aspetto della catena di fornitura, garantendo proprietà termiche avanzate per i chip di intelligenza artificiale.
Dopo l’assemblaggio del pacchetto, la fase successiva prevede rigorosi test per verificare la presenza di difetti e garantire gli standard prestazionali. Aziende come King Yuan ELECTRONICS e Advantest Corporation forniscono apparecchiature di collaudo essenziali per i test sia a livello di wafer che di sistema, con Chroma ATE Inc.ritenuta il principale fornitore di apparecchiature SLT di NVIDIA.
Una volta confezionati e testati, questi chip vengono integrati nei sistemi server per facilitare i calcoli di intelligenza artificiale nei data center. Hon Hai (Foxconn) e Wistron emergono come produttori significativi per i server di intelligenza artificiale di NVIDIA, dando vita a un ecosistema complesso ma vitale che supporta la catena di fornitura dei chip di intelligenza artificiale.
Articoli correlati:
Samsung accelera la produzione di wafer GAA da 2 nm con i macchinari EUV ad alta NA di ASML nella produzione locale
9:53
Un giudice antitrust dichiara che Google non è tenuta a cedere Chrome o Android, definendo i rimedi un “eccesso”
21:28
Immagini mozzafiato del razzo Starship Mars di SpaceX dal volo 10: le domande chiave sul mega volo di prova rimangono senza risposta
21:08
Lascia un commento