Apple iPhone 18 sarà dotato di chip A20 utilizzando il processo N3P a 3 nm di TSMC con innovazioni avanzate nel packaging

Rapporti recenti rivelano che Taiwan Semiconductor Manufacturing Company (TSMC) sta facendo passi da gigante con il suo nodo tecnologico a 2 nm, vantando un’impressionante resa del 60% durante la produzione di prova. Tuttavia, nonostante questi progressi, ci sono indicazioni che i principali clienti, come Apple, potrebbero non adottare immediatamente questa tecnologia all’avanguardia. Sembra che Apple abbia intenzione di continuare a utilizzare il processo N3P a 3 nm di TSMC per il suo prossimo chip A20, destinato a debuttare insieme alla serie iPhone 18 alla fine del 2026.

Si prevede che il gigante della tecnologia presenterà i chip A19 e A19 Pro per la gamma iPhone 17 più avanti quest’anno, entrambi destinati a essere prodotti in serie utilizzando la tecnologia 3nm di terza generazione di TSMC. Mentre A19, A19 Pro e A20 utilizzeranno lo stesso processo di litografia, ci sono suggerimenti che Apple potrebbe incorporare un nuovo approccio di confezionamento per ottenere alcuni vantaggi in termini di prestazioni. Sembra che persino i titani del settore siano cauti nel lanciarsi in processi di produzione all’avanguardia a causa dei costi sostanziali associati alla produzione di wafer, il che indica che un passaggio a tecnologie più recenti potrebbe richiedere del tempo.

Esplorazione del packaging avanzato: CoWoS di TSMC per A20 di Apple

Apple starebbe esaminando varie tecnologie di packaging avanzate per ottimizzare le prestazioni e l’efficienza energetica dei suoi chipset. I crescenti costi dei wafer man mano che TSMC aumenta le sue capacità di produzione significano che aziende come Apple devono trovare soluzioni creative per mantenere un vantaggio competitivo pur rimanendo fedeli al nodo N3P a 3 nm.

Secondo le intuizioni della società di investimenti GF Securities, evidenziate da MacRumors, il prossimo chip A20 potrebbe utilizzare la tecnologia di packaging Chip-on-Wafer-on-Substrate (CoWoS) di TSMC. Questo approccio innovativo consente l’integrazione di più componenti del chip, tra cui core di prestazioni ed efficienza, Neural Engine, cluster GPU e cache, in un fattore di forma più compatto.

Sfruttando la tecnologia CoWoS di TSMC, Apple può ottimizzare la disposizione spaziale di questi componenti, il che non solo conserva spazio prezioso, ma migliora anche l’efficienza complessiva. Questo metodo di confezionamento può migliorare le prestazioni accorciando i percorsi del segnale e aumentando le velocità di trasferimento dati. Inoltre, Apple sta prendendo in considerazione il confezionamento Small Outline Integrated Circuit Molding-Horizontal (SoIC-MH) di TSMC per il suo System on Chip (SoC) M5 di fascia alta, segnalando uno spostamento strategico verso soluzioni di confezionamento avanzate piuttosto che affidarsi esclusivamente a nuovi processi di produzione.

Fonte e immagini