NVIDIA se désintéresse de la technologie mémoire HBF malgré des modules de 4 To surpassant la HBM ; Google commence les tests cette année

La mémoire flash à large bande passante (HBF) s’impose comme une technologie de mémoire de premier plan, offrant une capacité supérieure à celle de la mémoire à large bande passante (HBM).Cependant, NVIDIA a choisi de ne pas adopter cette solution innovante ; Google, quant à lui, devrait devenir un client majeur pour la HBF.

NVIDIA reste engagée envers la mémoire HBM : des échantillons HBF sont prévus pour plus tard cette année.

Les récents progrès réalisés dans le domaine de la mémoire NAND DRAM arrivent à point nommé, alors que les applications d’intelligence artificielle (IA) connaissent un essor rapide. Bien que la mémoire NAND soit principalement utilisée pour le stockage, notamment dans les disques SSD, les avancées attendues de la technologie HBF pourraient transformer en profondeur les solutions de mémoire. Conçue pour faire le lien entre la mémoire HBM et la mémoire flash NAND, la technologie HBF représente la nouvelle génération de mémoire NAND DRAM.

L’architecture HBF intégrera de nombreuses interconnexions traversantes (TSV), permettant l’intégration de plusieurs modules NAND dans une seule pile. Actuellement, la mémoire HBM prend en charge des capacités de 32 à 64 Go par pile, tandis que la HBF est en passe d’offrir des capacités allant jusqu’à 4 To.

En termes de performances, si la mémoire HBM reste la plus rapide, les optimisations architecturales de la mémoire HBF devraient offrir un débit suffisant pour les tâches d’IA essentielles. Cette nouvelle norme est particulièrement adaptée aux charges de travail d’inférence, dont l’importance a explosé avec l’essor de l’IA agentielle. La capacité accrue offerte par la mémoire HBF pourrait également contribuer à atténuer certaines des limitations imposées par les caches clé-valeur (KV) des puces de calcul principales.

Mise à jour concernant la mémoire NAND : NVIDIA ne semble toujours pas intéressée par la technologie HBF. L’entreprise estime que la bande passante élevée de la HBF peut être gérée efficacement par les SSD externes. Des informations récentes indiquent que SanDisk a émis des commandes concernant la HBF et que le client serait en pourparlers…

–Jukan (@jukan05) 28 avril 2026

Malgré les avantages potentiels de la technologie HBF, NVIDIA a déclaré publiquement ne pas prévoir son implémentation immédiate, estimant que les SSD améliorés (eSSD) existants répondent déjà aux exigences actuelles en matière de capacité et de vitesse. L’entreprise collabore avec Kioxia au développement de SSD PCIe Gen7 capables d’offrir des vitesses jusqu’à 100 fois supérieures à celles des modèles classiques.

Une diapositive de présentation de SanDisk intitulée « High Bandwidth Flash (HBF™) » détaille l'augmentation de la mémoire HBM avec de la mémoire flash NAND pour les charges de travail d'IA, présentant un diagramme de la pile HBF avec des composants étiquetés comme HBF Core Die, Logic Die, PHY et Interposer. — Source de l’image : SanDisk

À l’inverse, Google semble prêt à tirer profit de la technologie HBF dans le cadre de sa stratégie ambitieuse de développement de l’IA. L’écosystème des unités de traitement tensoriel (TPU) du géant technologique évolue rapidement, avec un portefeuille de solutions TPU de nouvelle génération visant à améliorer les capacités de calcul. Si l’importance de la technologie HBF dans des applications plus larges reste incertaine, son potentiel à remplacer la mémoire DDR standard représente une avancée prometteuse dans le domaine.

Face à la demande croissante de puissance de calcul, les serveurs adoptent de plus en plus la mémoire LPDDR (Low Power Double Data Rate), notamment en raison des contraintes imposées aux processeurs dans les applications d’IA. Cette tendance a mis en évidence le besoin grandissant de mémoire LPDDR5 et LPDDR5X, en particulier pour les configurations SOCAMM2 (System-on-Chip et Multi-Chip Module).L’approche innovante d’empilement multicouche de HBF permet aux fabricants de puces et aux acteurs de l’écosystème de l’IA de réduire la taille des cartes de circuits imprimés (PCB) tout en augmentant la capacité, en maintenant une faible consommation d’énergie et en atteignant un débit élevé.

Source et images