Le directeur d’Intel rend compte de l’importance future des machines EUV à NA élevé d’ASML dans la fabrication de puces

Le directeur d’Intel rend compte de l’importance future des machines EUV à NA élevé d’ASML dans la fabrication de puces

Veuillez noter que cet article n’est pas destiné à servir de conseil en investissement et que l’auteur ne détient aucune participation dans les actions mentionnées ici.

Les futures conceptions de transistors pourraient modifier les paradigmes de fabrication des semi-conducteurs

Selon les informations d’un directeur d’Intel, les avancées dans la conception des futurs transistors pourraient réduire le besoin crucial d’équipements lithographiques sophistiqués pour la production de semi-conducteurs haut de gamme. Actuellement, les systèmes de lithographie extrême ultraviolet (EUV) d’ASML sont essentiels à la fabrication de puces modernes, permettant à des entreprises comme TSMC de produire des circuits incroyablement minuscules sur des plaquettes de silicium. Cependant, les conceptions émergentes, telles que les transistors à effet de champ à grille périphérique (GAAFET) et les transistors à effet de champ complémentaires (CFET), pourraient orienter l’attention vers les procédés post-lithographiques, réduisant ainsi le rôle de la lithographie dans ces techniques de fabrication avancées.

L’évolution du rôle de la gravure dans la production de puces

Lors d’une conversation partagée sur la plateforme de recherche en investissement Tegus et diffusée sur les réseaux sociaux, le directeur anonyme d’Intel a souligné une évolution notable des procédés de fabrication des semi-conducteurs. Il avance qu’avec l’évolution de la conception des transistors, l’importance des équipements lithographiques avancés pourrait diminuer, laissant la place aux technologies de gravure. Si les machines de lithographie EUV et EUV à haute ouverture numérique sont souvent mises en avant, notamment dans un contexte de restrictions à l’exportation, la fabrication de puces comprend une série d’étapes complexes allant au-delà de la simple lithographie.

Comprendre le flux de travail de fabrication des puces

La lithographie constitue la phase initiale, où des motifs complexes sont imprimés sur la plaquette de silicium. Ensuite, d’autres processus essentiels, comme le dépôt et la gravure, jouent un rôle crucial. Lors du dépôt, divers matériaux sont déposés sur la plaquette, tandis que la gravure permet d’éliminer sélectivement l’excédent de matière afin de dessiner les motifs nécessaires à la formation des transistors et des circuits.

Technologies des transistors : GAAFET et CFET

Le directeur d’Intel a souligné comment les architectures de transistors avancées comme GAAFET et CFET pourraient réduire la dépendance aux procédés lithographiques traditionnels. La lithographie EUV a joué un rôle crucial dans la fabrication de puces à l’échelle de 7 nanomètres et moins, grâce à sa précision d’impression de circuits minuscules. L’évolution des configurations de transistors – où les FinFET actuels se connectent à la base isolante tandis que les nouveaux modèles introduisent un enroulement de la grille autour du transistor – illustre cette évolution technologique.

Évolution des transistors
Une présentation de TSMC présentant l’évolution des transistors.

Implications pour les stratégies de fabrication

Avec les conceptions GAAFET et CFET enveloppant les transistors, l’élimination du surplus de matière devient de plus en plus cruciale. Cette approche d’« enveloppement » nécessite une élimination latérale de matière, déplaçant les priorités de la simple amélioration de la taille des caractéristiques lithographiques vers le perfectionnement des techniques de gravure. Le directeur souligne que cette transition implique une dépendance moindre aux machines EUV à haute ouverture numérique, suggérant que leur importance pourrait ne pas égaler celle des générations précédentes de scanners EUV, essentiels à la fabrication de puces de 7 nanomètres.

Cette évolution pourrait ouvrir la voie à une nouvelle ère dans la production de semi-conducteurs, où la densité verticale et latérale pourrait être atteinte sans augmentation proportionnelle des capacités lithographiques. Le dirigeant d’Intel conclut que cette évolution de la stratégie de fabrication des puces pourrait redéfinir les références du secteur en matière de performance et d’efficacité.

Pour plus de détails, vous pouvez lire la source originale ici.

Articles connexes:

La date de sortie de Crimson Desert annoncée pour le 2 novembre par un site Web coréen
Expérience de mouvement améliorée dans le jeu D&D de Giant Skull par rapport à la série Star Wars Jedi

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *