Comprendre la chaîne d’approvisionnement des puces d’IA : comment NVIDIA et d’autres dépendent d’un réseau complexe d’entreprises pour la production de puces

Cet article ne constitue pas un conseil en investissement. L’auteur n’a aucune affiliation avec les actions mentionnées ici.

La croissance remarquable des puces d’intelligence artificielle (IA) a mis en lumière les contributions essentielles de diverses entreprises au sein de la chaîne d’approvisionnement. Bien que NVIDIA Corporation soit souvent reconnue comme le leader des avancées en IA, la réalité est bien plus complexe. Un réseau d’entreprises s’étend sur plusieurs continents, de l’Asie aux États-Unis, chacune jouant un rôle essentiel dans cet écosystème complexe.

Selon les estimations des Nations Unies, le marché de l’IA devrait atteindre le chiffre stupéfiant de 4, 8 billions de dollars d’ici 2033. Cela souligne l’importance d’identifier les organisations qui constituent l’épine dorsale de la chaîne d’approvisionnement de l’IA, notamment les fabricants de plaquettes de Corée du Sud et d’Allemagne, les fournisseurs de conception de logiciels aux États-Unis et les producteurs de semi-conducteurs à Taïwan.

Comprendre le cycle de vie des puces d’IA : le rôle des entreprises de CAO

Avant qu’un concepteur de puces comme NVIDIA puisse donner vie à ses créations, le travail de base est réalisé par des entreprises d’automatisation de la conception électronique (EDA).Si beaucoup pensent que l’industrie des semi-conducteurs est principalement implantée en Asie, en réalité, de nombreuses entreprises d’EDA sont basées aux États-Unis. Par conséquent, la création d’une puce d’IA commence en Amérique ou en Europe.

Les entreprises de CAO électronique jouent un rôle essentiel dès la conception des puces et lors de la vérification des performances du produit après fabrication, garantissant ainsi le respect des normes de performance élevées des puces d’IA. Parmi les acteurs majeurs de ce secteur figurent Cadence Design Systems, Synopsys, Ansys et Siemens, qui fournissent les outils essentiels à la conception et à la fabrication des puces.

Grâce aux outils de simulation EDA, les concepteurs de puces peuvent prévoir les performances de leurs produits et procéder à des ajustements avant de lancer la coûteuse étape de fabrication. Il est intéressant de noter qu’une part importante – environ 70 % – du marché de l’EDA est dominée par un petit trio d’entreprises : Cadence, Synopsys et Siemens.

Plateformes de cadence — Plateformes d’émulation Palladium Z3 et de prototypage Protium X3. Image : Cadence Design Systems

Cadence, dont le chiffre d’affaires a atteint 4, 6 milliards de dollars lors du dernier exercice, fournit une large gamme de produits destinés à la conception de circuits intégrés ainsi qu’à la vérification de composants. Synopsys, légèrement plus petit avec un chiffre d’affaires de 3, 2 milliards de dollars, est un autre acteur clé. Cependant, les deux entreprises dépendent fortement d’un nombre limité de fournisseurs pour les composants matériels essentiels, ce qui introduit des vulnérabilités dans la chaîne d’approvisionnement des semi-conducteurs.

Les solutions EDA telles que Genus de Cadence, Fusion de Synopsys et Oasys de Siemens interviennent au niveau du transfert de registre (RTL) lors de la conception des semi-conducteurs, permettant aux concepteurs de cartographier les flux de données dans la puce et de simuler les performances dès la phase initiale de conception. Cette phase est cruciale compte tenu de la complexité des architectures de puces actuelles, qui peuvent inclure des milliards de transistors, comme la dernière puce M4 d’Apple, qui en compte 28 milliards.

La complexité de la gestion des erreurs de croisement de domaines d’horloge (CDC) et de réinitialisation (RDC) est primordiale lors de la phase de conception. Pour les gérer, divers outils de vérification permettent aux ingénieurs de valider et de corriger efficacement les erreurs. Cadence propose notamment Conformal Litmus et Jasper CDC App, tandis que les plateformes VC SpyGlass de Synopsys et Questa de Siemens prennent en charge des fonctionnalités similaires.

Les étapes RTL et CDC de la conception des puces d’IA sont cruciales, car les concepteurs veillent à ce que leur liste de connexions reflète fidèlement les spécifications RTL. Ce processus est souvent vérifié par une vérification LVS (Layout versus Schematic) à l’aide d’outils développés par des entreprises de CAO de premier plan. De plus, ces entreprises fournissent des systèmes d’émulation et de prototypage qui aident les concepteurs à confirmer que leurs produits répondent aux besoins du marché.

Simulation de fabrication de puces — Image Synopsys illustrant la modélisation de la fabrication des semi-conducteurs pour identifier les erreurs potentielles. Image : Synopsys

Une fois la conception terminée, l’étape suivante consiste à conditionner les puces afin de les protéger et de permettre leur connectivité aux circuits imprimés (PCB).Ces boîtiers peuvent contenir plusieurs puces conçues pour des fonctionnalités spécifiques, telles que le traitement logique ou le stockage mémoire, afin d’améliorer les performances.

La demande constante de puces contenant des milliards de transistors nécessite que les procédés de fabrication s’adaptent à des spécifications avancées, en utilisant des techniques de pointe comme les procédés inférieurs à 7 nanomètres. Ces technologies avancées exploitent la lithographie ultraviolette extrême (EUV), réduisant la taille des circuits tout en acceptant un nombre plus important de transistors.

Pour répondre à ces normes, les entreprises EDA collaborent avec des organisations comme TSMC pour valider des outils de conception qui facilitent la fabrication efficace de puces avancées.

Traduire les conceptions en réalité : le rôle crucial de TSMC

Une fois la conception finalisée, la phase suivante, peut-être la plus périlleuse, est l’exécution. Taiwan Semiconductor Manufacturing Company (TSMC) joue un rôle essentiel dans la production de puces d’IA. TSMC est également le fabricant des GPU Blackwell AI de NVIDIA, les puces les plus avancées du marché, qui utilisent une variante spécialisée du nœud N4 de TSMC. Actuellement, la majeure partie de la production du N4 est concentrée à Taïwan, et une usine en Arizona devrait bientôt accélérer sa production.

Le processus de production commence par l’approvisionnement en plaquettes de silicium de TSMC, principalement des plaquettes de 12 pouces ou 300 mm pour la production de N4 provenant de l’usine Fab 18 de Tainan, à Taïwan. La chaîne d’approvisionnement de ces plaquettes est vaste, avec des fournisseurs majeurs situés en Corée du Sud, en Allemagne et au Japon, dont GlobalWafers, qui exploite une usine à Hsinchu, à Taïwan.

Malgré la diversité des fournisseurs de plaquettes, le recours à ASML, seul fournisseur d’équipements de lithographie de pointe, pose des défis lors de la fabrication des puces, un processus qui exige une précision à chaque étape. La lithographie est essentielle pour imprimer des motifs complexes sur des plaquettes de silicium.

La fabrication des semi-conducteurs est complexe et comporte plusieurs étapes, dont la création de photomasques, essentiels au transfert des conceptions sur les plaquettes. TSMC, premier fabricant mondial de photomasques, gère ce processus de manière indépendante, même s’il fait appel à des fournisseurs externes pour les résines photosensibles, matériaux clés pouvant avoir un impact significatif sur la qualité de fabrication.

TSMC a subi un revers notable en 2019 en raison de résines photosensibles contaminées, soulignant le caractère critique de ce matériau dans la chaîne de production. Parmi les acteurs clés de cette chaîne d’approvisionnement figurent Shin-Etsu Chemical et Sumitomo Chemical, ainsi que les sociétés japonaises TOK et JSR, qui fournissent des composants essentiels pour les résines photosensibles.

Tokyo Electron Coater — Le dispositif de revêtement et de développement Tokyo Electron Lithus Pro Z, utilisé avec les machines EUV d’ASML. Image : Tokyo Electron

L’importance d’une résine photosensible de haute qualité ne saurait être sous-estimée, car tout défaut lors du processus de lithographie peut compromettre l’intégrité de la puce. L’émergence de la technologie EUV a dynamisé le marché de la résine photosensible en raison de ses défis uniques, donnant naissance à des alternatives innovantes comme la technologie de résine photosensible sèche de Lam Research.

Les procédés lithographiques s’appuient également sur des pellicules protectrices pour protéger le photomasque des contaminants pendant la fabrication. Les récentes avancées en matière d’EUV ont entraîné des difficultés de fabrication de pellicules. TSMC a confirmé le développement de pellicules EUV en interne afin de doubler sa capacité de production en raison de la demande croissante.

Lors des étapes ultérieures de fabrication – gravure, dépôt, polissage mécano-chimique (CMP), métallisation et implantation ionique – la chimie joue un rôle crucial. Chaque phase fait appel à divers gaz et produits chimiques, constituant ainsi l’épine dorsale du processus de fabrication des puces d’IA.

Par exemple, la gravure plasma utilise des gaz comme l’argon et le fluor pour un retrait précis de la matière. Les procédés chimiques de dépôt et de CMP sont tout aussi variés, impliquant de nombreux fournisseurs de matières premières et de produits chimiques spécialisés.

Procédé de gravure au plasma — Crédit image : Samsung Semiconductor

Les principaux fournisseurs de produits chimiques et de gaz, tels que DuPont, Fujifilm et Merck, contribuent de manière significative à la diversité du paysage chimique de la fabrication des puces d’IA. Face à la demande croissante, des entreprises comme Air Liquide et Nippon Sanso jouent également un rôle essentiel dans la fourniture des gaz industriels essentiels à divers procédés de fabrication.

Cette chaîne d’approvisionnement chimique diversifiée est plus résiliente que celle des autres secteurs spécialisés de la lithographie et des photomasques. Même des géants comme DuPont et Merck fournissent des substances essentielles pour l’ensemble de la production de puces d’IA.

Étapes finales : emballage, tests et au-delà

Une fois les puces fabriquées, elles sont soumises à un processus de packaging afin de garantir leur fonctionnalité et leur compatibilité avec les circuits imprimés. Cette étape est cruciale car les puces encapsulées, appelées circuits intégrés (CI), doivent répondre à des normes précises de performance et de fiabilité.

Le packaging est notamment apparu comme un goulot d’étranglement dans la chaîne d’approvisionnement en puces d’IA de NVIDIA, nécessitant une collaboration avec TSMC pour des solutions de packaging efficaces. La technique CoWoS (Chip-on-Wafer-on-Substrate) simplifie le packaging en intégrant divers composants dans un seul boîtier.

Les principaux matériaux utilisés dans l’emballage comprennent des matériaux isolants fournis par des sociétés comme Dow et DuPont, ainsi que des composants de sous-remplissage et de couche de redistribution (RDL) fournis par divers fabricants.

Structure du package CoWoS — Représentation schématique de l’emballage CoWoS par TSMC. Image : TSMC

Après avoir établi les fondations appropriées, les microbilles et les masques de soudure jouent un rôle essentiel dans la fixation de la puce sur le substrat grâce aux techniques de collage par retournement. Ce procédé de collage est essentiel pour connecter efficacement la puce et la mémoire HBM (High-Bandwidth Memory) au PCB.

Au-delà des éléments essentiels, le substrat – souvent un film de construction Ajinomoto (ABF) – constitue la base et détermine la gestion thermique de la puce. Des fournisseurs clés comme Resonac et Panasonic contribuent significativement à cet aspect de la chaîne d’approvisionnement, garantissant des propriétés thermiques avancées pour les puces d’IA.

Intégration de la puce NVIDIA — Le boîtier de la puce NVIDIA H100 AI dans une configuration PCB. Image : Patrick Kennedy/STH

Après l’assemblage du boîtier, l’étape suivante consiste à effectuer des tests rigoureux pour détecter les défauts et garantir le respect des normes de performance. Des entreprises comme King Yuan ELECTRONICS et Advantest Corporation fournissent des équipements de test essentiels pour les tests au niveau des plaquettes et du système. Chroma ATE Inc.est considéré comme le principal fournisseur d’équipements SLT de NVIDIA.

Une fois conditionnées et testées, ces puces sont intégrées aux systèmes serveurs pour faciliter les calculs d’IA dans les centres de données. Hon Hai (Foxconn) et Wistron s’imposent comme des fabricants majeurs pour les serveurs d’IA de NVIDIA, créant ainsi un écosystème complexe mais essentiel qui soutient la chaîne d’approvisionnement des puces d’IA.

Source et images