OpenAI ha presentado un avance significativo en su tecnología con una patente recientemente publicada que revela planes para una arquitectura de chip de IA innovadora. Este diseño incorpora múltiples chiplets de procesamiento envueltos en numerosas pilas de memoria HBM (memoria de alto ancho de banda), lo que indica un posible avance revolucionario en el rendimiento de la computación de IA.
Aspectos destacados de la patente de OpenAI: Arquitectura avanzada de chips de IA
La patente, titulada « Conexión no adyacente de chiplets de memoria de alto ancho de banda, chiplets de E/S y chiplets de cómputo mediante puentes lógicos integrados », describe un enfoque transformador para el diseño de chips. OpenAI propone utilizar puentes lógicos integrados para facilitar las conexiones entre los chiplets HBM y los chiplets de cómputo a distancias mayores.
Esta estrategia busca ampliar las capacidades para aplicaciones de computación de alto rendimiento e inteligencia artificial, que requieren un acceso sustancial a la memoria para un funcionamiento óptimo. Actualmente, las tecnologías de empaquetado existentes presentan limitaciones para la integración de HBM debido a la necesidad de que la memoria se monte junto a los chiplets de computación mediante conexiones de cable metálico convencionales.

Según los estándares JEDEC actuales, la memoria HBM debe mantenerse a menos de 6 mm del chiplet de procesamiento, lo que genera un cuello de botella en la transferencia de datos. Los nuevos puentes lógicos integrados propuestos pueden mitigar significativamente esta limitación, extendiendo las distancias de comunicación de los restrictivos 6 mm a unos más factibles 16 mm.
Estos puentes ofrecen una doble ventaja: mejoran la distancia de comunicación entre chiplets y pueden funcionar como controladores para pilas HBM o como capas físicas (PHY) de alta velocidad para una comunicación eficiente dentro del paquete. Esta arquitectura cumple con el estándar UCIe (Universal Chiplet Interconnect Express), que promueve la interoperabilidad entre chips.
Por ejemplo, el diseño de OpenAI ilustra cómo un chiplet de procesamiento puede admitir hasta 20 pilas de memoria HBM mediante estos puentes lógicos integrados, lo que representa un aumento sustancial en comparación con los diseños tradicionales limitados a cuatro, seis u ocho pilas. Esta mejora podría dar lugar a chips de próxima generación capaces de ejecutar modelos de IA más grandes y complejos.

Esta investigación se alinea con los avances actuales en tecnologías similares, en particular con el sistema EMIB (Embedded Multi-Interconnect Bridge) de Intel. EMIB es una solución de empaquetado avanzada diseñada para superar las limitaciones actuales de la tecnología de empaquetado 2.5D mediante el uso de puentes compactos que mejoran el diseño y el rendimiento de los chips de alta eficiencia.
Tanto EMIB como su sucesor, EMIB-T, ofrecen una serie de ventajas, entre las que se incluyen la simplicidad, la miniaturización y la rentabilidad, al tiempo que amplían la flexibilidad de diseño más allá de lo que pueden lograr los interconectores tradicionales.

Dados estos avances, cabe preguntarse si la tecnología EMIB de Intel podría integrarse en los próximos chips de IA personalizados de OpenAI, que pretenden incorporar multitud de chiplets y una amplia memoria HBM. Los datos de esta patente apuntan sin duda en esa dirección, lo que fomenta la especulación sobre un futuro en el que estas innovaciones colaborativas transformen el panorama de la IA.
Para obtener más información, consulte esta fuente: SETI Park. Para explorar más detalles e imágenes, visite Wccftech.
Deja una respuesta