El vicepresidente de Samsung Electronics destaca las limitaciones de la miniaturización de procesos y aboga por soluciones innovadoras que superen las mejoras del 10-15 %.

La introducción por parte de Samsung de su tecnología Gate-All-Around (GAA) de 2 nm supone un avance prometedor en la fabricación de semiconductores. Si bien los avances asociados a este proceso son notables, el vicepresidente de fundición de Samsung, Shin Jong-shin, advierte que la simple reducción de los nodos tecnológicos genera rendimientos decrecientes. Por ello, aboga por explorar enfoques alternativos, en particular mediante una metodología denominada Optimización de la Integración de Diseño y Procesos (DTCO), destinada a descubrir modificaciones que mejoren la eficacia de estos nodos avanzados.

Mejoras en la transición de estructura: de FinFET a GAA

Durante un seminario reciente, el octavo Taller de Intercambio entre la Industria, la Academia y la Investigación de Semiconductores en Seúl, Shin Jong-shin explicó la evolución del enfoque de la industria hacia el DTCO. Tanto Samsung como su competidor, TSMC, han establecido equipos especializados para buscar mejoras simultáneas en las técnicas de diseño y procesamiento.

Actualmente, la miniaturización de procesos por sí sola solo puede generar mejoras del 10 al 15 %.A medida que la mejora del rendimiento de los procesos alcanza sus límites, la industria está prestando atención al DTCO. A 7 nm, aproximadamente el 10 % de la mejora general del rendimiento se debe al DTCO. Prevemos que esta proporción alcance el 50 % a 3 nm e inferiores. Tanto Samsung como TSMC cuentan con equipos dedicados al DTCO y buscan mejoras simultáneas de diseño y procesos.

Según información compartida por The Elec, DTCO permite a los ingenieros reconsiderar las limitaciones de los procesos existentes y, al mismo tiempo, adaptar los cambios de diseño según las solicitudes de clientes como Tesla. La transición de Samsung de estructuras FinFET a GAA comenzó con su tecnología de 3 nm; sin embargo, los rendimientos iniciales fueron inferiores a los esperados. En cambio, los primeros resultados del nodo de 2 nm muestran un potencial prometedor.

Al pasar del nodo N al nodo M, la mejora del rendimiento es de aproximadamente un 15 %, al igual que la reducción del área. A diferencia del campo de la inteligencia artificial (IA), donde el rendimiento se duplica cada pocos meses, en el mundo del procesamiento de semiconductores, incluso una diferencia del 1-2 % es muy importante. Una diferencia de rendimiento del 1-2 % puede ser un criterio para la selección del proceso.

En su búsqueda de nuevas innovaciones, Samsung también aprovecha la inteligencia artificial para generar automáticamente nuevas configuraciones de celdas que promueven áreas de cobertura más pequeñas y una mayor eficiencia energética. Se espera que los hallazgos de Samsung amplíen el alcance de DTCO a la Cooptimización Sistema-Proceso (SPCO) y la Cooptimización Sistema-Diseño-Proceso (SDTCO), mejorando aún más el refinamiento general del proceso.

Los informes indican que Samsung ha finalizado con éxito el diseño fundamental de su tecnología GAA de 2 nm de segunda generación, con planes para lanzar su tercera iteración, denominada SF2P+, en los próximos dos años. Este énfasis estratégico en el avance del proceso GAA de 2 nm podría explicar la decisión de la compañía de posponer su nodo de 1, 4 nm, priorizando las mejoras sobre la competencia directa con el líder del sector, TSMC.

Para mayor información, consulte The Elec.

Explore más sobre este desarrollo en Wccftech.