Tenga en cuenta que este artículo no pretende ser un consejo de inversión y el autor no tiene participación en ninguna de las acciones aquí analizadas.
Los futuros diseños de transistores podrían cambiar los paradigmas de la fabricación de semiconductores
Según las perspectivas de un director de Intel, los avances en el diseño de transistores futuros podrían reducir la necesidad crítica de equipos litográficos sofisticados en la producción de semiconductores de alta gama. Actualmente, los sistemas de litografía ultravioleta extrema (EUV) de ASML son fundamentales para la fabricación de chips, permitiendo a empresas como TSMC producir circuitos increíblemente diminutos en obleas de silicio. Sin embargo, diseños emergentes, como el FET de puerta envolvente (GAAFET) y el FET complementario (CFET), podrían centrar la atención en los procesos de poslitografía, reduciendo así el papel de la litografía en estas técnicas de fabricación avanzadas.
El papel evolutivo del grabado en la producción de chips
En una conversación compartida en la plataforma de investigación de inversiones Tegus y difundida en redes sociales, el director anónimo de Intel destacó un cambio notable en los procesos de fabricación de semiconductores. El director postula que, a medida que evolucionan los diseños de transistores, la importancia de los equipos litográficos avanzados podría disminuir, dando mayor importancia a las tecnologías de grabado. Si bien las máquinas de litografía EUV y EUV de alta apertura numérica suelen ser destacadas, especialmente en un contexto de restricciones a la exportación, la fabricación de chips abarca una serie de pasos complejos que van más allá de la litografía.
Comprender el flujo de trabajo de fabricación de chips
El proceso de litografía sirve como fase inicial, donde se imprimen diseños intrincados sobre la oblea de silicio. Posteriormente, otros procesos esenciales, como la deposición y el grabado, desempeñan un papel crucial. En la deposición, se aplican capas de diversos materiales sobre la oblea, mientras que el grabado se utiliza para eliminar selectivamente el exceso de material y delinear los patrones necesarios para la formación de transistores y circuitos.
Tecnologías de transistores: GAAFET y CFET
El director de Intel destacó cómo las arquitecturas avanzadas de transistores, como GAAFET y CFET, podrían reducir la dependencia de los procesos litográficos tradicionales. La litografía EUV ha sido fundamental en la fabricación de chips a escala de 7 nanómetros e inferior, gracias a su precisión en la impresión de diseños de circuitos minúsculos. La evolución de las configuraciones de transistores —donde los diseños actuales de FinFET se conectan con la base aislante, mientras que los nuevos diseños introducen la envoltura de la puerta alrededor del transistor— ilustra este cambio tecnológico.
Implicaciones para las estrategias de fabricación
Con los diseños GAAFET y CFET que envuelven los transistores, la eliminación del material sobrante se vuelve cada vez más vital. Este enfoque de «envoltura» requiere la eliminación lateral de material, cambiando las prioridades de simplemente mejorar el tamaño de las características litográficas al refinamiento de las técnicas de grabado. El director señala que esta transición implica una menor dependencia de las máquinas EUV de alta apertura numérica, lo que sugiere que su importancia podría no ser comparable a la de las generaciones anteriores de escáneres EUV, cruciales para la fabricación de chips de 7 nanómetros.
Este cambio podría dar paso a una nueva era en la producción de semiconductores, donde la densidad vertical y lateral se puede lograr sin un aumento proporcional de las capacidades litográficas. El ejecutivo de Intel concluye que esta evolución en la estrategia de fabricación de chips podría redefinir los parámetros de rendimiento y eficiencia de la industria.
El director de Intel explica por qué ASML ha tenido dificultades debido a GAA y también las tendrá con la transición a CFET (vía Tegus).El punto positivo en términos de flujo de órdenes puede ser la adopción de un alto NA a finales de esta década, o el patrón múltiple EUV, pero claramente el flujo de órdenes será muy… pic.twitter.com/ZoRvJJHC2n
— Tech Fund (@techfund1) 16 de junio de 2025
Para más detalles, puedes leer la fuente original aquí.
Artículos relacionados:
Los inversores minoristas limitan la capacidad de los fondos de cobertura centrados en el valor para adquirir acciones de Oracle a medida que el aumento de las acciones acerca a Larry Ellison al patrimonio neto de Elon Musk.
13:08
Las acciones de Apple caen tras el lanzamiento del iPhone 17: análisis de Wall Street
12:48
Elon Musk revela la capacidad del cohete Starship Mars de SpaceX para lanzar 100 toneladas a la órbita de Marte en 2026 y comenta sobre el acuerdo de espectro Starlink por 17 mil millones de dólares.
10:10
Deja una respuesta