Comprender la cadena de suministro de chips de IA: cómo NVIDIA y otros dependen de una red compleja de empresas para la producción de chips

Este artículo no constituye asesoramiento de inversión. El autor no tiene ninguna afiliación con las acciones aquí mencionadas.

El notable crecimiento de los chips de inteligencia artificial (IA) ha puesto de relieve las contribuciones cruciales de diversas empresas en la cadena de suministro. Si bien NVIDIA Corporation suele ser reconocida como líder en avances de IA, la realidad es mucho más compleja. Una red de empresas abarca continentes, desde Asia hasta Estados Unidos, cada una desempeñando un papel vital en este complejo ecosistema.

Según estimaciones de las Naciones Unidas, se proyecta que el mercado de IA alcance la asombrosa cifra de 4, 8 billones de dólares para 2033. Esto subraya la importancia de identificar las organizaciones que son la columna vertebral de la cadena de suministro de IA, que incluyen fabricantes de obleas de Corea del Sur y Alemania, proveedores de diseño de software en los EE. UU.y productores de semiconductores en Taiwán.

Comprender el ciclo de vida del chip de IA: el papel de las empresas de EDA

Antes de que un diseñador de chips como NVIDIA pueda dar vida a sus creaciones, las empresas de Automatización de Diseño Electrónico (EDA) realizan el trabajo fundamental. Si bien muchos creen que la industria de semiconductores se concentra principalmente en Asia, la realidad es que muchas empresas de EDA tienen su sede en Estados Unidos. Por lo tanto, el proceso de creación de un chip de IA comienza en América o Europa.

Las empresas de EDA desempeñan un papel fundamental tanto en el inicio del diseño de chips como en la verificación del rendimiento del producto tras su fabricación, garantizando que los chips de IA cumplan con los más altos estándares de rendimiento. Entre las empresas más destacadas en este sector se encuentran Cadence Design Systems, Synopsys, Ansys y Siemens, que proporcionan las herramientas esenciales para el diseño y la fabricación de chips.

Al utilizar herramientas de simulación EDA, los diseñadores de chips pueden pronosticar el rendimiento de sus productos y realizar ajustes antes de comenzar la costosa fase de fabricación. Curiosamente, una parte importante (aproximadamente el 70 %) del mercado de EDA está dominada por un pequeño trío de empresas: Cadence, Synopsys y Siemens.

Plataformas de cadencia — Plataforma de emulación Palladium Z3 y plataforma de prototipado Protium X3. Imagen: Cadence Design Systems

Cadence, con ingresos que alcanzaron los 4.600 millones de dólares el año fiscal pasado, suministra una amplia gama de productos centrados en el diseño de circuitos integrados, así como en componentes de verificación. Synopsys, ligeramente más pequeña, con 3.200 millones de dólares en ingresos, es otro actor clave. Sin embargo, ambas compañías dependen en gran medida de un número limitado de proveedores para componentes de hardware esenciales, lo que introduce vulnerabilidades en la cadena de suministro de semiconductores.

Soluciones EDA como Genus de Cadence, Fusion de Synopsys y Oasys de Siemens operan en la etapa de nivel de transferencia de registros (RTL) del diseño de semiconductores, lo que permite a los diseñadores mapear el flujo de datos en el chip y simular el rendimiento durante la fase inicial del diseño. Esta fase es crucial considerando la complejidad de las arquitecturas de chips actuales, que pueden incluir miles de millones de transistores, como el último chip M4 de Apple, con 28 000 millones de transistores.

La complejidad de la gestión de errores de cruce de dominio de reloj (CDC) y de cruce de dominio de reinicio (RDC) es crucial durante la fase de diseño. Para gestionarlos, diversas herramientas de verificación permiten a los ingenieros validar y corregir errores eficazmente. Cabe destacar que Cadence ofrece Conformal Litmus y la aplicación CDC de Jasper, mientras que las plataformas VC SpyGlass de Synopsys y Questa de Siemens admiten funcionalidades similares.

Las etapas RTL y CDC del diseño de chips de IA son cruciales, ya que los diseñadores se esfuerzan por garantizar que su lista de conexiones refleje con precisión las especificaciones RTL. Este proceso suele verificarse mediante la comprobación de diseño versus esquema (LVS) con herramientas de empresas líderes en EDA. Además, las empresas de EDA ofrecen sistemas de emulación y prototipado que ayudan a los diseñadores a confirmar que sus productos satisfacen las necesidades del mercado.

Simulación de fabricación de chips — Una imagen de Synopsys que muestra el modelado de la fabricación de semiconductores para identificar posibles errores. Imagen: Synopsys

Tras completar los procesos de diseño, el siguiente paso consiste en empaquetar los chips para protegerlos y permitir su conectividad con las placas de circuito impreso (PCB).Estos paquetes pueden incluir varios chiplets diseñados para funcionalidades específicas, como el procesamiento lógico o el almacenamiento de memoria, para mejorar el rendimiento.

La demanda constante de chips con miles de millones de transistores exige que los procesos de fabricación se adapten a especificaciones avanzadas, empleando técnicas de vanguardia como los procesos sub-7 nanómetros. Estas tecnologías avanzadas aprovechan la litografía ultravioleta extrema (EUV), reduciendo el tamaño de los circuitos y permitiendo un mayor número de transistores.

Para cumplir con estos estándares, las empresas de EDA colaboran con organizaciones como TSMC para validar herramientas de diseño que faciliten la fabricación eficiente de chips avanzados.

Traduciendo diseños a realidad: el papel crucial de TSMC

Una vez finalizado el diseño, la siguiente fase, y quizás la más arriesgada, es la ejecución, siendo Taiwan Semiconductor Manufacturing Company (TSMC) una figura clave en la producción de chips de IA. TSMC también es la empresa que fabrica las GPU Blackwell de IA de NVIDIA, los chips más avanzados del mercado, que utilizan una variante especializada del nodo N4 de TSMC. Actualmente, la mayor parte de la producción de N4 se concentra en Taiwán, y se espera que una planta en Arizona aumente la producción próximamente.

El proceso de producción comienza con la adquisición de obleas de silicio por parte de TSMC, utilizando principalmente obleas de 12 pulgadas o 300 mm para la producción de N4 desde la planta Fab 18 en Tainan, Taiwán. La cadena de suministro de estas obleas es extensa, con importantes proveedores ubicados en Corea del Sur, Alemania y Japón, incluyendo GlobalWafers, que opera una planta en Hsinchu, Taiwán.

A pesar de la diversidad entre los proveedores de obleas, la dependencia de ASML, el único proveedor de equipos de litografía avanzados, plantea desafíos durante la fabricación de chips, un proceso que requiere precisión en cada paso. La litografía es fundamental para imprimir diseños complejos en obleas de silicio.

La fabricación de semiconductores es compleja y consta de varias etapas, incluyendo la creación de fotomáscaras, cruciales para transferir diseños a las obleas. TSMC gestiona este proceso de forma independiente, siendo el principal fabricante mundial de fotomáscaras, aunque depende de proveedores externos para las fotorresistencias, materiales clave que pueden influir significativamente en la calidad de fabricación.

TSMC sufrió un revés considerable en 2019 debido a la contaminación de la fotorresistencia, lo que pone de relieve la importancia de este material en la cadena de producción. Entre los actores clave de esta cadena de suministro se encuentran Shin-Etsu Chemical y Sumitomo Chemical, junto con las empresas japonesas TOK y JSR, que suministran componentes esenciales para la fotorresistencia.

Recubridor electrónico de Tokio — El recubridor y revelador Tokyo Electron Lithus Pro Z, utilizado en conjunto con las máquinas EUV de ASML. Imagen: Tokyo Electron

La importancia de una fotorresistencia de alta calidad es fundamental, ya que cualquier defecto durante el proceso de litografía puede comprometer la integridad del chip. La aparición de la tecnología EUV ha intensificado el mercado de las fotorresistencias debido a sus singulares desafíos, lo que ha dado lugar a alternativas innovadoras como la tecnología de fotorresistencia seca de Lam Research.

Los procesos litográficos también dependen del uso de películas protectoras para proteger la fotomáscara de contaminantes durante la fabricación, y los recientes avances en EUV han generado desafíos en la capacidad de fabricación de películas. TSMC confirmó el desarrollo interno de películas EUV para duplicar su capacidad de producción debido al aumento de la demanda.

En las etapas posteriores de fabricación (grabado, deposición, pulido químico-mecánico (CMP), metalización e implantación de iones), la química desempeña un papel crucial. Cada fase utiliza diversos gases y productos químicos, que constituyen la base del proceso de fabricación de chips de IA.

Por ejemplo, el grabado por plasma emplea gases como el argón y el flúor para lograr una eliminación precisa del material. Los procesos químicos para la deposición y el CMP son igualmente variados e involucran a numerosos proveedores de materias primas y productos químicos especializados.

Proceso de grabado por plasma — Crédito de la imagen: Samsung Semiconductor

Los principales proveedores de productos químicos y gases, como DuPont, Fujifilm y Merck, contribuyen significativamente al diverso panorama químico de la fabricación de chips de IA. A medida que crece la demanda, empresas como Air Liquide y Nippon Sanso también desempeñan un papel fundamental en el suministro de gases industriales esenciales necesarios para diversos procesos de fabricación.

Esta cadena de suministro química diversificada es más resiliente en comparación con otras áreas especializadas de las industrias de litografía y fotomáscaras. Incluso gigantes como DuPont y Merck suministran sustancias críticas para todo el espectro de la producción de chips de IA.

Etapas finales: embalaje, pruebas y más allá

Una vez fabricados, los chips se someten a un proceso de empaquetado para garantizar su funcionalidad y compatibilidad con las PCB. Esta etapa es crucial, ya que los chips empaquetados, conocidos como circuitos integrados (CI), deben cumplir con estándares precisos de rendimiento y fiabilidad.

Cabe destacar que el empaquetado se convirtió en un cuello de botella en la cadena de suministro de chips de IA de NVIDIA, lo que requirió la colaboración con TSMC para obtener soluciones de empaquetado eficaces. La técnica CoWoS (Chip-on-Wafer-on-Substrate) simplifica el empaquetado al integrar varios componentes en un solo paquete.

Los materiales primarios utilizados en los embalajes incluyen materiales aislantes suministrados por empresas como Dow y DuPont, junto con componentes de relleno y de capa de redistribución (RDL) proporcionados por una variedad de fabricantes.

Estructura del paquete CoWoS — Representación esquemática del empaquetado CoWoS de TSMC. Imagen: TSMC

Tras establecer la base adecuada, las microesferas y las máscaras de soldadura desempeñan un papel fundamental en la fijación del chip al sustrato mediante técnicas de unión de chip invertido. Este proceso de unión es esencial para conectar el chip y la memoria de alto ancho de banda (HBM) a la PCB de forma eficiente.

Más allá de lo esencial, el sustrato —a menudo un sustrato ABF (película de acumulación Ajinomoto)— constituye la base y determina la gestión térmica del chip. Proveedores clave como Resonac y Panasonic contribuyen significativamente a este aspecto de la cadena de suministro, garantizando propiedades térmicas avanzadas para los chips de IA.

Integración de chips NVIDIA — El chip NVIDIA H100 AI encapsulado en una configuración de PCB. Imagen: Patrick Kennedy/STH

Tras el ensamblaje del paquete, el siguiente paso consiste en realizar rigurosas pruebas para detectar defectos y garantizar el rendimiento. Empresas como King Yuan ELECTRONICS y Advantest Corporation proporcionan equipos de prueba esenciales para pruebas a nivel de oblea y de sistema, y se cree que Chroma ATE Inc.es el principal proveedor de equipos SLT de NVIDIA.

Una vez empaquetados y probados, estos chips se integran en sistemas de servidores para facilitar la computación de IA en centros de datos. Hon Hai (Foxconn) y Wistron emergen como importantes fabricantes de servidores de IA de NVIDIA, culminando en un ecosistema complejo pero vital que sustenta la cadena de suministro de chips de IA.

Fuente e imágenes