El iPhone 18 de Apple contará con el chip A20, que utiliza el proceso N3P de 3 nm de TSMC con innovaciones de empaquetado avanzadas.

Informes recientes revelan que Taiwan Semiconductor Manufacturing Company (TSMC) está logrando avances significativos con su nodo de tecnología de 2 nm, alcanzando un impresionante rendimiento del 60 % durante la producción de prueba. Sin embargo, a pesar de este progreso, hay indicios de que clientes importantes, como Apple, podrían no adoptar esta tecnología de vanguardia de inmediato. Parece que Apple planea seguir utilizando el proceso N3P de 3 nm de TSMC para su próximo chip A20, que se lanzará junto con la serie iPhone 18 a finales de 2026.

Se espera que el gigante tecnológico presente los chips A19 y A19 Pro para la línea iPhone 17 a finales de este año. Se espera que ambos se produzcan en masa utilizando la tecnología de 3 nm de tercera generación de TSMC. Si bien el A19, el A19 Pro y el A20 utilizarán el mismo proceso de litografía, se sugiere que Apple podría incorporar un nuevo enfoque de empaquetado para obtener ventajas de rendimiento. Parece que incluso los gigantes de la industria se muestran cautelosos a la hora de adoptar procesos de fabricación de vanguardia debido a los elevados costes asociados a la producción de obleas, lo que indica que la transición a tecnologías más modernas podría llevar tiempo.

Explorando el embalaje avanzado: CoWoS de TSMC para el A20 de Apple

Según informes, Apple está investigando diversas tecnologías avanzadas de empaquetado para optimizar el rendimiento y la eficiencia energética de sus chipsets. El aumento de los costos de las obleas a medida que TSMC amplía su capacidad de producción implica que empresas como Apple deben encontrar soluciones creativas para mantener una ventaja competitiva y, al mismo tiempo, mantener el nodo N3P de 3 nm.

Según información de la firma de inversión GF Securities, destacada por MacRumors, el próximo chip A20 podría utilizar la tecnología de empaquetado Chip-on-Wafer-on-Substrate (CoWoS) de TSMC. Este innovador enfoque permite la integración de múltiples componentes del chip, incluyendo núcleos de rendimiento y eficiencia, Neural Engine, clústeres de GPU y caché, en un formato más compacto.

Al aprovechar la tecnología CoWoS de TSMC, Apple puede optimizar la disposición espacial de estos componentes, lo que no solo ahorra valioso espacio, sino que también mejora la eficiencia general. Este método de empaquetado puede mejorar el rendimiento al acortar las rutas de señal y aumentar la velocidad de transferencia de datos. Además, Apple está considerando el empaquetado de Moldeo de Circuitos Integrados de Contorno Pequeño Horizontal (SoIC-MH) de TSMC para su Sistema en Chip (SoC) M5 de gama alta, lo que indica un cambio estratégico hacia soluciones de empaquetado avanzadas en lugar de depender únicamente de nuevos procesos de fabricación.

Fuente e imágenes