AMD amplía su gama EPYC con Venice y Verano, e introduce los nuevos sockets SP7 y SP8 que superan a las plataformas SP5 y SP6.

Los recientes avances relacionados con los próximos sockets SP8 y SP7 de AMD han revelado mejoras significativas diseñadas para las nuevas CPU EPYC Venice y Verano con arquitectura Zen 6. Estas innovaciones reflejan el compromiso de AMD con la mejora de la densidad de cómputo y el rendimiento general.

AMD presenta los zócalos SP8 y SP7 para las CPU EPYC Venice y Verano.

El año pasado se anunciaron los procesadores EPYC Venice y EPYC Verano de AMD. La línea Venice ofrecerá hasta 256 núcleos con la arquitectura Zen 6, con un lanzamiento previsto para 2026. Por su parte, la serie Verano, que se espera para 2027, ofrecerá una alternativa más asequible basada en la misma plataforma Zen 6.

HELM Technology, fabricante taiwanés líder de componentes, ha detallado las especificaciones técnicas de los nuevos zócalos. El zócalo SP7 mide 123, 6 x 100, 6 mm, lo que supone un aumento del 12 % en comparación con los zócalos SP5 actuales, compatibles con las CPU EPYC Genoa y Turin. Este diseño renovado incorpora un Mecanismo de Retención del Zócalo (SRM) y consta de cuatro capas clave: el SRM en la parte superior, una placa base intermedia, una carcasa en la placa base y una placa posterior, todas ellas diseñadas para un rendimiento óptimo.

Una diapositiva de presentación titulada 'Compatibilidad con zócalos de CPU AMD SP7 y SP8' — Fuente de la imagen: HELM Technology

El segundo zócalo, el SP8, diseñado específicamente para las CPU EPYC Verano, tiene unas dimensiones de 123, 9 x 80, 9 mm, lo que supone un ligero aumento del 7 % en comparación con su predecesor, el SP6. Una mejora notable del SP8 es la implementación del mecanismo de carga SRM, que difiere del Mecanismo de Actuación del Zócalo (SAM) utilizado en el SP6.

Características principales de la plataforma AMD SP7

La plataforma SP7 está diseñada para maximizar el rendimiento, admitiendo hasta 16 canales de memoria DRAM DDR5 con velocidades impresionantes de hasta 8000 MT/s ECC y 12 800 MT/s MRDIMM en configuraciones 1DPC. Esta plataforma será compatible con diversos tipos de memoria, incluyendo RDIMM, 3DS RDIMM, MRDIMM y Tall DIMM, manteniendo la compatibilidad con múltiples entrelazados de memoria.

Al analizar las capacidades de E/S, la plataforma AMD SP7 admite dos zócalos, lo que permite dos zócalos de última generación por placa base, y ofrece un ancho de banda amplio con hasta 128 líneas PCIe Gen 6.0, cada una capaz de ofrecer 64 Gbps. Además, proporciona hasta 16 líneas PCIe Gen 4 adicionales para una funcionalidad mejorada.

En resumen, la plataforma AMD SP7 incluye las siguientes características:

Soporte para hasta 16 canales DDR5
Velocidades de memoria DDR5 ECC de hasta 8000 MT/s
Velocidades de memoria DDR5 RDIMM de hasta 12.800 MT/s
Compatibilidad con RDIMM, 3DS RDIMM, MRDIMM y Tall DIMM.
Hasta 128 carriles PCIe Gen 6 + 16 carriles PCIe Gen 4 en plataforma 2P
Hasta 96 carriles PCIe Gen 6 + 8 carriles PCIe Gen 4 en una plataforma 1P

Características principales de la plataforma AMD SP8

En contraste, la plataforma SP8 busca ofrecer una solución robusta de nivel básico, manteniendo la compatibilidad con los chips EPYC Verano. Conserva la compatibilidad con capacidades de memoria igualmente impresionantes, pero está optimizada para configuraciones de 8 canales. Cabe destacar que SP8 aumenta el número de líneas Gen 6.0 para proporcionar hasta 192 líneas PCIe Gen 6.0 en configuraciones de doble socket y 128 líneas en configuraciones de un solo socket.

En resumen, la plataforma AMD SP8 incluye:

Soporte para hasta 8 canales DDR5
Velocidades de memoria DDR5 ECC de hasta 8000 MT/s
Velocidades de memoria DDR5 RDIMM de hasta 12.800 MT/s
Compatibilidad con RDIMM, 3DS RDIMM, MRDIMM y Tall DIMM.
Hasta 192 carriles PCIe Gen 6 + 16 carriles PCIe Gen 4 en plataforma 2P
Hasta 128 carriles PCIe Gen 6 + 8 carriles PCIe Gen 4 en plataforma 1P

Los procesadores AMD EPYC Venice, con configuraciones Zen 6C o Zen 6 Dense, admitirán hasta 32 núcleos por chiplet (CCD) en un total de ocho CCD, alcanzando un impresionante pico de 256 núcleos. Cada CCD incluirá 128 MB de caché L3, lo que resulta en un total acumulado de 1 GB de caché en todo el chip.

Además, la arquitectura incorpora chips de E/S duales que cuentan con capacidades PCIe Gen 6.0 y CXL 3.1, junto con soporte para memoria DDR5-8000, lo que confirma la continua innovación de AMD en el ámbito de los centros de datos.

Procesador AMD EPYC junto a un rack de servidores

Los procesadores estándar EPYC Venice y Verano de AMD, basados en núcleos Zen 6, contarán con hasta 12 núcleos por CCD, aprovechando la misma arquitectura de doble chip de E/S. Las configuraciones resultantes podrían ofrecer hasta 96 núcleos y 192 hilos, comparables a las ofertas actuales de Turin, a la vez que presumen de un tamaño de caché de 48 MB por CCD, lo que supone un aumento del 50 % con respecto a los 32 MB de caché L3 de la generación anterior, Zen 5.

EPYC 9006 “Venice” con Zen 6C: 256 núcleos / 512 subprocesos / Hasta 8 CCD / 1024 MB de caché L3
EPYC 9005 “Turín” con Zen 5C: 192 núcleos / 384 subprocesos / Hasta 12 CCD / 384 MB de caché L3
EPYC 9006 “Venice” con Zen 5: 96 núcleos / 192 subprocesos / Hasta 8 CCD / 384 MB de caché L3
EPYC 9005 “Turín” con Zen 5: 96 núcleos / 192 subprocesos / Hasta 16 CCD / 384 MB de caché L3

Cabe destacar que los informes indican que los chips EPYC SP7 tendrán una potencia de diseño térmico (TDP) de alrededor de 600 W, un aumento con respecto a los 400 W de los modelos Zen 5, mientras que se espera que las variantes SP8 operen dentro de un rango de TDP de 350-400 W. AMD está claramente comprometida con la mejora de los núcleos, las capacidades de cómputo y el rendimiento de E/S, preparando el terreno para soluciones avanzadas para centros de datos con las próximas CPU Venice y Verano.

A medida que se acercan las fechas de lanzamiento de estos impresionantes procesadores, crece la expectación en torno a las mejoras que aportarán al sector de los centros de datos.

Fuente de la noticia: @Olrak29_

Fuente e imágenes