TSMC beginnt bis 2025 mit dem Bau einer 1,4-nm-Anlage in Taiwan, wird für diesen Prozess jedoch nicht die High-NA-EUV-Technologie von ASML nutzen

TSMC plant, bis Ende 2025 mit der Produktion von 2-nm-Wafern zu beginnen. Der weltweit größte Halbleiterhersteller hat jedoch bereits ein noch fortschrittlicheres Fertigungsverfahren im Visier: die 1, 4-nm-Technologie, auch A14 genannt. Jüngsten Berichten zufolge wird TSMC in Taiwan mit den Grundlagenarbeiten zur 1, 4-nm-Wafer-Fertigung beginnen. Dabei scheint das Unternehmen die kürzlich entwickelte und unerschwinglich teure High-NA-EUV-Lithografieanlage von ASML zu umgehen.

Der innovative Ansatz von TSMC: Nutzung von Multi-Patterning-Techniken über High-NA-EUV

Laut Commercial Times soll der Spatenstich für den Bau einer neuen 1, 4-nm-Fertigungsanlage in Taichung bis zum Jahresende erfolgen, die Massenproduktion könnte jedoch erst in der zweiten Hälfte des Jahres 2028 beginnen. TSMC hatte diesen Zeitplan bereits zuvor dargelegt und erklärt, dass sein A14-Prozess zu einer Reduzierung des Stromverbrauchs um bis zu 30 % führen könnte.

Forschung und Entwicklung für den 1, 4-nm-Prozess werden in TSMCs bestehendem Werk in Hsinchu stattfinden. Das Unternehmen befindet sich bereits in der Rekrutierungsphase am Standort Taichung; die Baugenehmigungen für drei neue Gebäude liegen seit August vor. Um diese ehrgeizigen Pläne zu verwirklichen, wird TSMC voraussichtlich 1, 5 Billionen NT$ (umgerechnet etwa 49 Milliarden US-Dollar) investieren. Ein Großteil der Mittel ist für den Kauf von 30 EUV-Lithografiemaschinen vorgesehen, der für 2027 geplant ist.

Wie Dan Nystedt auf X berichtet, ist TSMCs Entscheidung, die High-NA-EUV-Systeme von ASML nicht weiter zu verfolgen, wahrscheinlich auf die enormen Kosten dieser Maschinen zurückzuführen, die jeweils rund 400 Millionen US-Dollar kosten. Diese Preisgestaltung stellt eine erhebliche finanzielle Herausforderung dar. TSMC hat betont, dass seine aktuelle Infrastruktur die Massenproduktion von 1, 4-nm-Wafern ermöglichen würde, und setzt stattdessen auf komplexe Multi-Patterning-Methoden, ähnlich denen, die SMIC in seinen 5-nm-Prozessen einsetzt.

Obwohl die von TSMC gewählte Alternative gewisse Nachteile mit sich bringt, wie etwa einen potenziell höheren Zeit- und Kostenaufwand für die Ausbeuteoptimierung, ist das Unternehmen bereit, seinen 1, 4-nm-Fertigungsprozess nach dem Prinzip „Versuch und Irrtum“ zu verfeinern. Der entscheidende Unterschied zwischen TSMC und seinem Konkurrenten SMIC besteht darin, dass TSMC über spezialisierte EUV-Ressourcen verfügt, die dieses Vorhaben unterstützen. Da die Massenproduktion noch einige Jahre entfernt ist, hat TSMC reichlich Gelegenheit, diese Spitzentechnologie weiterzuentwickeln und zu optimieren.

Nachrichtenquelle: Commercial Times

Quelle & Bilder