SMIC wird voraussichtlich bis 2025 die Entwicklung von 5-nm-Chips abschließen; die Produktionskosten könnten aufgrund veralteter Anlagen die von TSMC um 50 % übersteigen

Jüngsten Berichten zufolge ist die Semiconductor Manufacturing International Corporation (SMIC) bei der Produktion fortschrittlicher Chips auf mehrere Herausforderungen gestoßen, insbesondere aufgrund des fehlenden Zugangs zu hochmoderner Extrem-Ultraviolett-Lithografie (EUV).Diese Einschränkung behindert die Bemühungen des Unternehmens, über den 7-nm-Technologieknoten hinauszugehen. Prognosen zufolge wird SMIC die 5-nm-Chipentwicklung voraussichtlich im Jahr 2025 abschließen.

Herausforderungen bei der Verwendung von DUV-Geräten

Der Einsatz älterer Deep-Ultraviolet-Lithografie-Tools (DUV) könnte SMIC ermöglichen, seine 5-nm-Ziele zu erreichen. Dieser Ansatz bringt jedoch erhebliche Nachteile mit sich. So dürften die Produktionskosten voraussichtlich 50 % höher sein als beim Konkurrenten TSMC für vergleichbare Fertigungsprozesse. Zudem wird die Ausbeute der SMIC-Chips voraussichtlich nur ein Drittel der von TSMC mit derselben Technologie erzielten Leistung betragen.

Ein Bericht von Kiwoom Securities, hervorgehoben durch den Informanten @Jukanlosreve, unterstreicht den erwarteten Fertigstellungstermin für SMICs 5-nm-Chips. Das Unternehmen stieß bei der Herstellung dieser fortschrittlichen Knoten auf Hindernisse, insbesondere im Hinblick auf die Massenproduktion der Huawei Mate 70-Serie mit dem Kirin 9020, der auf einem 7-nm-Knoten basiert. Sollte SMIC seine ehrgeizigen Ziele erreichen, könnte es auf dem Weg dorthin noch zahlreiche Herausforderungen meistern müssen.

Wie bereits erwähnt, werden die 5-nm-Wafer von SMIC voraussichtlich hohe Kosten verursachen, da sie auf der älteren DUV-Technologie basieren, die zusätzliche Strukturierungen erfordert, um die gewünschte Lithografiepräzision zu erreichen. Der höhere Preis und die geringeren Erträge stellen für SMIC eine erhebliche Hürde dar, um in der sich schnell entwickelnden Halbleiterbranche wettbewerbsfähig zu bleiben.

SMIC plant, die Entwicklung seines 5-nm-Prozesses bis 2025 abzuschließen.

Sie erreichten die Massenproduktion des 7-nm-Prozesses (N+2) ohne EUV und schlossen die Entwicklung des 5-nm-Prozesses ab, um die Massenproduktion des Huawei Ascend 910C zu unterstützen.

Die Kosten des 5-nm-Prozesses von SMIC betragen …

— Jukanlosreve (@Jukanlosreve) 26. März 2025

Zukunftsaussichten und Hürden

Zusätzliche Fertigungsschritte aufgrund der Einschränkungen der DUV-Technologie führen nicht nur zu längeren Produktionszeiten für 5-nm-Wafer, sondern wahrscheinlich auch zu einer höheren Anzahl fehlerhafter Produkte. Entscheidend wird sein, ob SMIC eine eigene EUV-Technologie entwickeln kann, die sich derzeit in der Testproduktionsphase befindet und voraussichtlich im dritten Quartal 2025 einsatzbereit sein wird. Darüber hinaus sucht SiCarrier, ein mit Huawei verbundener chinesischer Gerätehersteller, aktiv nach Alternativen zur ASML-Technologie, die zur Überwindung dieser Einschränkungen beitragen könnten.

Der genaue Zeitplan für die Produktionssteigerung der 5-nm-Wafer von SMIC ist noch unklar.@Jukanlosreve weist jedoch darauf hin, dass Huawei diese Technologie in seinem KI-Chip Ascend 910C einsetzen will. Diese Initiative zielt darauf ab, Chinas Abhängigkeit von NVIDIAs Angeboten zu verringern. Die erfolgreiche Entwicklung lokaler EUV-Anlagen könnte es SMIC ermöglichen, künftig noch fortschrittlichere Halbleitertechnologie-Knotenpunkte zu entwickeln. Wir werden in den kommenden Wochen über die Fortschritte von SMIC im 5-nm-Prozess informieren.

Nachrichtenquelle: @Jukanlosreve

Quelle & Bilder