OpenAI schließt benutzerdefiniertes KI-Chip-Design ab; TSMC-Tape-Out-Prozess soll im ersten Halbjahr 2025 beginnen

OpenAI arbeitet aktiv daran, seine Abhängigkeit von NVIDIA und seinen GPUs zu verringern, indem es einen benutzerdefinierten KI-Chip entwickelt. Jüngsten Berichten zufolge scheinen die Fortschritte bei dieser Initiative vielversprechend zu sein, da das Unternehmen mit dem Siliziumdesign voranschreitet, das voraussichtlich in einigen Monaten abgeschlossen sein wird. Wenn die Entwicklung reibungslos verläuft, beabsichtigt OpenAI, dieses hauseigene Chipdesign in der ersten Hälfte des kommenden Jahres für die Tape-Out-Phase an TSMC zu senden.

Ursprünglicher Zweck des benutzerdefinierten KI-Chips von OpenAI

Trotz der verschiedenen Herausforderungen, die auftreten können, ist OpenAI entschlossen, dieses Ziel zu erreichen. Wie CNBC anmerkte, könnte der Tape-Out-Prozess, der voraussichtlich sechs Monate dauern wird, erhebliche Kosten verursachen. Wenn sich OpenAI jedoch dafür entscheidet, einen Aufpreis an TSMC zu zahlen, könnte die Produktion des KI-Chips beschleunigt werden. Es ist jedoch wichtig hervorzuheben, dass der erste Tape-Out-Versuch fehlschlagen könnte, was einen Wiederholungsprozess erforderlich machen würde, um etwaige aufgetretene Probleme zu identifizieren.

Frühere Berichte deuteten darauf hin, dass OpenAI für seinen Sora-Videogenerator das A16-Angström-Verfahren von TSMC nutzt. Es bleibt jedoch unklar, ob das kommende KI-Chipdesign dasselbe Verfahren beinhaltet oder ob eine andere interne Lösung in der Entwicklung ist. Das Projekt wird derzeit von Richard Ho bei OpenAI geleitet, wobei das Team auf 40 qualifizierte Personen angewachsen ist. Broadcom trägt ebenfalls sein Fachwissen zu diesem internen Chipdesign bei, obwohl der Umfang seines Beitrags nicht genau bekannt gegeben wurde.

Was den genauen Namen des benutzerdefinierten KI-Chips von OpenAI betrifft, sind die Details noch geheim. Der Chip ist in erster Linie für das Training und den Betrieb von KI-Modellen vorgesehen, wobei seine anfängliche Funktionalität etwas eingeschränkt ist. Wenn alles nach Plan verläuft, soll die Massenproduktion im Jahr 2026 beginnen. Es wird erwartet, dass TSMC für den Chip seine fortschrittliche 3-nm-Technologie einsetzt und eine systolische Array-Architektur neben High Bandwidth Memory (HBM) integriert, ähnlich der Technologie, die in den KI-GPUs von NVIDIA verwendet wird.

Quelle & Bilder