Intel-Direktor berichtet über die zukünftige Bedeutung der High-NA-EUV-Maschinen von ASML in der Chipherstellung

Bitte beachten Sie, dass dieser Artikel nicht als Anlageberatung gedacht ist und der Autor keine Anteile an den hier besprochenen Aktien hält.

Zukünftige Transistordesigns könnten Paradigmenwechsel in der Halbleiterfertigung bewirken

Laut Erkenntnissen eines Intel-Direktors könnten Fortschritte bei zukünftigen Transistordesigns den kritischen Bedarf an hochentwickelter Lithografieausrüstung in der High-End-Halbleiterproduktion reduzieren. Derzeit sind die Extrem-Ultraviolett-Lithografiesysteme (EUV) von ASML von grundlegender Bedeutung für die moderne Chipherstellung und ermöglichen Unternehmen wie TSMC die Herstellung unglaublich kleiner Schaltkreise auf Silizium-Wafern. Neue Designs – wie Gate-All-Around-FETs (GAAFETs) und Komplementär-FETs (CFETs) – könnten jedoch den Fokus auf postlithografische Prozesse verlagern und damit die Rolle der Lithografie in diesen fortschrittlichen Fertigungsverfahren verringern.

Die wachsende Rolle des Ätzens in der Chipproduktion

In einem Gespräch, das auf der Investment-Research-Plattform Tegus geteilt und über soziale Medien verbreitet wurde, betonte der namentlich nicht genannte Intel-Direktor einen deutlichen Wandel in den Halbleiterfertigungsprozessen. Er geht davon aus, dass mit der Weiterentwicklung des Transistordesigns die Bedeutung moderner Lithografiegeräte abnehmen und Ätztechnologien an Bedeutung gewinnen könnten. Während EUV- und High-NA-EUV-Lithografieanlagen – insbesondere vor dem Hintergrund von Exportbeschränkungen – oft im Fokus stehen, umfasst die Chipherstellung eine Reihe komplexer Schritte, die über die reine Lithografie hinausgehen.

Den Arbeitsablauf bei der Chipherstellung verstehen

Der Lithografieprozess dient als erste Phase, in der komplexe Designs auf den Siliziumwafer geprägt werden. Anschließend spielen weitere wichtige Prozesse, wie Abscheidung und Ätzen, eine entscheidende Rolle. Bei der Abscheidung werden verschiedene Materialien auf den Wafer geschichtet, während beim Ätzen überschüssiges Material selektiv entfernt wird, um die für die Bildung von Transistoren und Schaltkreisen notwendigen Muster zu erzeugen.

Transistortechnologien: GAAFET und CFET

Der Intel-Direktor betonte, wie fortschrittliche Transistorarchitekturen wie GAAFET und CFET die Abhängigkeit von traditionellen lithografischen Verfahren verringern könnten. Die EUV-Lithografie war dank ihrer Präzision beim Drucken winziger Schaltungsdesigns entscheidend für die Herstellung von Chips im 7-Nanometer-Bereich und darunter. Die Entwicklung von Transistorkonfigurationen – aktuelle FinFET-Designs sind mit der isolierenden Basis verbunden, während neue Designs das Gate um den Transistor wickeln – verdeutlicht diesen technologischen Wandel.

Transistorentwicklung — Eine Präsentation von TSMC, die die Entwicklung von Transistoren zeigt.

Auswirkungen auf Fertigungsstrategien

Da GAAFET- und CFET-Designs die Transistoren umhüllen, wird die Entfernung überschüssigen Materials immer wichtiger. Dieser „Wrapping“-Ansatz erfordert einen seitlichen Materialabtrag, wodurch sich die Prioritäten von der bloßen Vergrößerung lithografischer Strukturen hin zur Verfeinerung von Ätztechniken verschieben. Der Direktor weist darauf hin, dass dieser Übergang eine geringere Abhängigkeit von EUV-Maschinen mit hoher numerischer Apertur bedeutet. Dies deutet darauf hin, dass deren Bedeutung möglicherweise nicht mit der früherer Generationen von EUV-Scannern mithalten kann, die für die Herstellung von 7-Nanometer-Chips entscheidend waren.

Dieser Wandel könnte eine neue Ära in der Halbleiterproduktion einleiten, in der vertikale und laterale Dichte ohne entsprechende Steigerung der lithografischen Kapazitäten erreicht werden kann. Der Intel-Manager kommt zu dem Schluss, dass diese Weiterentwicklung der Chip-Fertigungsstrategie die Branchenmaßstäbe für Leistung und Effizienz neu definieren könnte.

Der Direktor von Intel erklärt, warum ASML aufgrund des GAA Probleme hatte und auch mit der Umstellung auf CFETs zu kämpfen haben wird (via Tegus).Ein Lichtblick in Sachen Auftragsfluss könnte die hohe NA-Einführung später in diesem Jahrzehnt oder die EUV-Mehrfachstrukturierung sein, aber der Auftragsfluss wird eindeutig stark… pic.twitter.com/ZoRvJJHC2n

— Tech Fund (@techfund1) 16. Juni 2025