Jüngsten Berichten zufolge arbeitet Google mit Marvell an der Entwicklung zweier innovativer Chips: einem zur Verbesserung bestehender Tensor Processing Units (TPUs) und einem weiteren, der ein TPU-Design der nächsten Generation darstellt.
Google und Marvell kooperieren bei KI-Chips der nächsten Generation.
Laut einem Bericht von The Information haben Google und Marvell Gespräche aufgenommen, die sich auf die Entwicklung zweier spezialisierter Chips zur Optimierung von KI-Inferenz konzentrieren.
Obwohl Details zum Stand dieser Gespräche noch rar sind, ist klar, dass Google zwei unterschiedliche Chips vorgeschlagen hat: einen zur Verbesserung bestehender TPUs und den anderen als völlig neue TPU-Architektur. Dies deutet darauf hin, dass ein grundlegender Entwicklungsplan existiert.
Die beiden Chips verfolgen unterschiedliche Zwecke. Der erste Chip, der mit der TPU zusammenarbeitet, ist kein kundenspezifischer Siliziumchip, sondern eine Speicherverarbeitungseinheit (MPU), die speziell für die Zusammenarbeit mit einer TPU entwickelt wurde. Diese innovative MPU soll die üblicherweise an den Chip oder das System gestellten Speicheranforderungen reduzieren und so eine effizientere Verarbeitung im Arbeitsspeicher ermöglichen.

Der zweite hier vorgestellte Chip ist eine TPU der nächsten Generation, die speziell für KI-Inferenzmodelle entwickelt wurde. Googles aktueller Flaggschiff-KI-Beschleuniger ist die TPU v7 oder die Ironwood-Serie. Sie besticht durch beeindruckende Spezifikationen wie 192 GB High-Bandwidth Memory (HBM) und eine Spitzenleistung von 4614 TFLOPS. Diese leistungsstarke TPU ist in den Superpod integriert, der aus 9216 Chips besteht.
Mit diesen Entwicklungen gehen wir davon aus, dass die kommenden Google TPUs in Verbindung mit den neuen MPUs das Speichersubsystem deutlich verbessern werden. Diese Verbesserung dürfte zu einer schnelleren und effizienteren Leistung von KI-Modellen führen, insbesondere im Bereich der KI-Inferenz.
Schreibe einen Kommentar