Dieser Artikel stellt keine Anlageberatung dar. Der Autor hat keine Verbindung zu den hier erwähnten Aktien.
Das bemerkenswerte Wachstum von Chips für künstliche Intelligenz (KI) hat die entscheidenden Beiträge verschiedener Unternehmen innerhalb der Lieferkette hervorgehoben. Obwohl die NVIDIA Corporation oft als führend in der KI-Entwicklung gilt, ist die Realität weitaus komplexer. Ein Netzwerk von Unternehmen erstreckt sich über Kontinente, von Asien bis in die USA, und jedes Unternehmen spielt eine wichtige Rolle in diesem komplexen Ökosystem.
Nach Schätzungen der Vereinten Nationen wird der KI-Markt bis 2033 voraussichtlich ein Volumen von 4, 8 Billionen US-Dollar erreichen. Dies unterstreicht, wie wichtig es ist, die Unternehmen zu identifizieren, die das Rückgrat der KI-Lieferkette bilden. Dazu gehören Waferhersteller aus Südkorea und Deutschland, Softwaredesign-Anbieter in den USA und Halbleiterproduzenten in Taiwan.
Den Lebenszyklus von KI-Chips verstehen: Die Rolle von EDA-Unternehmen
Bevor ein Chipdesigner wie NVIDIA seine Kreationen zum Leben erwecken kann, leisten Unternehmen der Electronic Design Automation (EDA) die Grundlagenarbeit. Während viele glauben, dass die Halbleiterindustrie überwiegend in Asien angesiedelt ist, sind viele EDA-Unternehmen in Wirklichkeit in den USA ansässig. Daher beginnt die Entwicklung eines KI-Chips in Amerika oder Europa.
EDA-Unternehmen spielen eine entscheidende Rolle bei der Chipentwicklung und der Leistungsüberprüfung nach der Fertigung und stellen sicher, dass KI-Chips hohe Leistungsstandards erfüllen. Zu den führenden Unternehmen in diesem Bereich zählen Cadence Design Systems, Synopsys, Ansys und Siemens, die die für Chipdesign und -herstellung erforderlichen Tools bereitstellen.
Mithilfe von EDA-Simulationstools können Chipdesigner die Leistung ihrer Produkte vorhersagen und Anpassungen vornehmen, bevor sie mit der kostspieligen Fertigungsphase beginnen. Interessanterweise wird ein Großteil – etwa 70 % – des EDA-Marktes von einem kleinen Trio von Unternehmen dominiert: Cadence, Synopsys und Siemens.
Cadence erzielte im vergangenen Geschäftsjahr einen Umsatz von 4, 6 Milliarden US-Dollar und bietet ein breites Produktspektrum mit Schwerpunkt auf dem Design integrierter Schaltkreise sowie Verifikationskomponenten. Synopsys, mit einem Umsatz von 3, 2 Milliarden US-Dollar etwas kleiner, ist ein weiterer wichtiger Akteur. Beide Unternehmen sind jedoch bei wichtigen Hardwarekomponenten stark von einer begrenzten Anzahl an Zulieferern abhängig, was Schwachstellen in der Halbleiter-Lieferkette mit sich bringt.
EDA-Lösungen wie Genus von Cadence, Fusion von Synopsys und Oasys von Siemens arbeiten in der RTL-Phase (Register Transfer Level) des Halbleiterdesigns. Sie ermöglichen es Designern, den Datenfluss im Chip abzubilden und die Leistung bereits in der Anfangsphase des Designs zu simulieren. Diese Phase ist entscheidend angesichts der Komplexität heutiger Chiparchitekturen, die Milliarden von Transistoren umfassen können – wie beispielsweise Apples neuester M4-Chip mit 28 Milliarden Transistoren.
Die Komplexität der Handhabung von Clock Domain Crossing (CDC)- und Reset Domain Crossing (RDC)-Fehlern ist in der Designphase von größter Bedeutung. Um diese Fehler zu bewältigen, stehen Ingenieuren verschiedene Verifikationstools zur Verfügung, die es ihnen ermöglichen, Fehler effektiv zu validieren und zu korrigieren. Cadence bietet insbesondere Conformal Litmus und Jasper CDC App an, während die Plattformen VC SpyGlass von Synopsys und Questa von Siemens ähnliche Funktionen unterstützen.
Die RTL- und CDC-Phasen des KI-Chipdesigns sind entscheidend, da Designer sicherstellen möchten, dass ihre Netzliste die RTL-Spezifikationen genau widerspiegelt. Dieser Prozess wird häufig durch eine LVS-Prüfung (Layout versus Schematic) mit Tools führender EDA-Unternehmen verifiziert. Darüber hinaus bieten EDA-Unternehmen Emulations- und Prototyping-Systeme an, mit denen Designer sicherstellen können, dass ihre Produkte den Marktanforderungen entsprechen.
Nach Abschluss der Designprozesse werden die Chips im nächsten Schritt verpackt, um sie zu schützen und die Verbindung zu Leiterplatten (PCBs) zu ermöglichen. Diese Verpackungen können mehrere Chiplets umfassen, die für bestimmte Funktionen wie Logikverarbeitung oder Speicher entwickelt wurden, um die Leistung zu verbessern.
Die anhaltende Nachfrage nach Chips mit Milliarden von Transistoren erfordert die Anpassung der Fertigungsprozesse an fortschrittliche Spezifikationen. Dazu kommen modernste Techniken wie Sub-7-Nanometer-Prozesse zum Einsatz. Diese fortschrittlichen Technologien nutzen die Extrem-Ultraviolett-Lithografie (EUV), wodurch die Schaltungsgröße reduziert und gleichzeitig eine höhere Transistoranzahl möglich wird.
Um diese Standards zu erfüllen, arbeiten EDA-Firmen mit Organisationen wie TSMC zusammen, um Designtools zu validieren, die die effiziente Herstellung fortschrittlicher Chips ermöglichen.
Designs in die Realität umsetzen: Die entscheidende Rolle von TSMC
Sobald das Design fertiggestellt ist, folgt die nächste und vielleicht gefährlichste Phase: die Umsetzung. Dabei spielt die Taiwan Semiconductor Manufacturing Company (TSMC) eine zentrale Rolle in der KI-Chip-Produktion. TSMC ist auch der Hersteller der Blackwell KI-GPUs von NVIDIA, den fortschrittlichsten Chips auf dem Markt, die eine spezielle Variante des N4-Knotens von TSMC nutzen. Derzeit befindet sich der Großteil der N4-Produktion in Taiwan, und ein Werk in Arizona soll die Produktion bald hochfahren.
Der Produktionsprozess beginnt mit der Beschaffung von Silizium-Wafern durch TSMC. Für die N4-Produktion setzt TSMC hauptsächlich auf 12-Zoll- bzw.300-mm-Wafer aus Fab 18 in Tainan, Taiwan. Die Lieferkette für diese Wafer ist umfangreich und umfasst wichtige Lieferanten in Südkorea, Deutschland und Japan, darunter GlobalWafers mit einem Werk in Hsinchu, Taiwan.
Trotz der Vielfalt der Waferlieferanten stellt die Abhängigkeit von ASML, dem einzigen Anbieter fortschrittlicher Lithografieausrüstung, eine Herausforderung bei der Chipherstellung dar – einem Prozess, der Präzision in jedem Schritt erfordert. Die Lithografie ist von grundlegender Bedeutung für das Prägen komplexer Designs auf Siliziumwafern.
Die Halbleiterherstellung ist komplex und umfasst mehrere Schritte, darunter die Erstellung von Fotomasken, die für die Übertragung von Designs auf Wafer entscheidend sind. TSMC ist der weltweit führende Hersteller von Fotomasken und verwaltet diesen Prozess unabhängig. Für Fotolacke – wichtige Materialien, die die Fertigungsqualität erheblich beeinflussen können – ist das Unternehmen jedoch auf externe Lieferanten angewiesen.
TSMC erlitt 2019 einen erheblichen Rückschlag aufgrund verunreinigten Fotolacks, was die kritische Bedeutung dieses Materials in der Produktionskette unterstreicht. Zu den wichtigsten Akteuren in dieser Lieferkette zählen Shin-Etsu Chemical und Sumitomo Chemical sowie die japanischen Unternehmen TOK und JSR, die wichtige Fotolackkomponenten liefern.
Die Bedeutung eines hochwertigen Fotolacks kann nicht genug betont werden, da Fehler im Lithografieprozess die Chipintegrität beeinträchtigen können. Das Aufkommen der EUV-Technologie hat den Fotolackmarkt aufgrund seiner besonderen Herausforderungen intensiviert und zu innovativen Alternativen wie der Trockenfotolacktechnologie von Lam Research geführt.
Die lithografischen Prozesse benötigen außerdem Schutzfolien, um die Fotomaske während der Herstellung vor Verunreinigungen zu schützen. Jüngste Fortschritte im EUV-Bereich haben jedoch zu Herausforderungen bei der Herstellung von Folien geführt. TSMC bestätigte die Entwicklung eigener EUV-Folien, um seine Produktionskapazität aufgrund der gestiegenen Nachfrage zu verdoppeln.
In den nachfolgenden Fertigungsphasen – Ätzen, Abscheidung, chemisch-mechanisches Polieren (CMP), Metallisierung und Ionenimplantation – spielt die Chemie eine entscheidende Rolle. In jeder Phase kommen verschiedene Gase und Chemikalien zum Einsatz, die das Rückgrat des KI-Chip-Herstellungsprozesses bilden.
Beim Plasmaätzen beispielsweise werden Gase wie Argon und Fluor eingesetzt, um einen präzisen Materialabtrag zu erzielen. Die chemischen Prozesse für Abscheidung und CMP sind ebenso vielfältig und erfordern die Einbindung zahlreicher Lieferanten von Rohstoffen und Spezialchemikalien.
Große Chemie- und Gaslieferanten wie DuPont, Fujifilm und Merck tragen maßgeblich zur vielfältigen Chemielandschaft der KI-Chip-Herstellung bei. Angesichts der steigenden Nachfrage spielen auch Unternehmen wie Air Liquide und Nippon Sanso eine wichtige Rolle bei der Bereitstellung wichtiger Industriegase für verschiedene Herstellungsprozesse.
Diese diversifizierte chemische Lieferkette ist im Vergleich zu den anderen spezialisierten Bereichen der Lithografie- und Fotomaskenindustrie widerstandsfähiger. Selbst Giganten wie DuPont und Merck liefern kritische Substanzen für das gesamte Spektrum der KI-Chip-Produktion.
Letzte Phasen: Verpackung, Testen und mehr
Nach der Herstellung durchlaufen die Chips einen Verpackungsprozess, um ihre Funktionalität und Kompatibilität mit Leiterplatten sicherzustellen. Dieser Schritt ist entscheidend, da verpackte Chips, sogenannte integrierte Schaltkreise (ICs), genaue Leistungs- und Zuverlässigkeitsstandards erfüllen müssen.
Insbesondere die Verpackung erwies sich als Engpass in NVIDIAs KI-Chip-Lieferkette und machte eine Zusammenarbeit mit TSMC für effektive Verpackungslösungen erforderlich. Die CoWoS-Technik (Chip-on-Wafer-on-Substrate) vereinfacht die Verpackung durch die Integration verschiedener Komponenten in ein einziges Gehäuse.
Zu den in der Verpackung verwendeten Hauptmaterialien zählen Isoliermaterialien von Unternehmen wie Dow und DuPont sowie Unterfüll- und Umverteilungsschichtkomponenten (RDL) verschiedener Hersteller.
Nach der Schaffung der geeigneten Grundlage spielen Mikrokugeln und Lötstoppmasken eine entscheidende Rolle bei der Befestigung des Chips auf dem Substrat durch Flip-Chip-Bonding-Techniken. Dieser Bondprozess ist unerlässlich, um Chip und HBM (High-Bandwidth Memory) effizient mit der Leiterplatte zu verbinden.
Neben den wesentlichen Komponenten bildet das Substrat – häufig ein ABF-Substrat (Ajinomoto Build-up Film) – die Basis und bestimmt das Wärmemanagement des Chips. Wichtige Zulieferer wie Resonac und Panasonic leisten einen wesentlichen Beitrag zu diesem Aspekt der Lieferkette und gewährleisten fortschrittliche thermische Eigenschaften für KI-Chips.
Nach der Montage des Gehäuses werden im nächsten Schritt strenge Tests durchgeführt, um Defekte festzustellen und die Leistungsstandards sicherzustellen. Unternehmen wie King Yuan ELECTRONICS und Advantest Corporation liefern wichtige Testgeräte für Wafer- und Systemtests. Chroma ATE Inc.gilt als NVIDIAs wichtigster Lieferant von SLT-Geräten.
Nach der Verpackung und Prüfung werden diese Chips in Serversysteme integriert, um KI-Berechnungen in Rechenzentren zu ermöglichen. Hon Hai (Foxconn) und Wistron entwickeln sich zu bedeutenden Herstellern der KI-Server von NVIDIA und bilden ein komplexes, aber wichtiges Ökosystem, das die Lieferkette für KI-Chips unterstützt.
Ähnliche Artikel:
Gemini AI jetzt auf Google TVs verfügbar: Ein Wendepunkt für Smart Entertainment
23:06
Microsoft Teams führt dedizierten Channel Agent für einfacheren Workflow ein
20:41
Die Effizienzkerne des A19 Pro: Bis zu 29 % mehr Leistung ohne zusätzlichen Stromverbrauch
16:20
Schreibe einen Kommentar