Broadcom bringt innovative 3,5D-XDSiP-Technologie mit vier Compute-Tiles und 12 HBM-Sites in einem Paket auf den Markt

Broadcom hat vor Kurzem seine innovative 3,5D eXtreme Dimension System in Package (XDSiP)-Technologie vorgestellt , die darauf abzielt, kundenspezifische Computerplattformen durch verbesserte Leistung und Effizienz zu revolutionieren.

Revolutionierung von KI und HPC mit der 3,5D-XDSiP-Plattform von Broadcom

Pressemitteilung : Heute hat Broadcom Inc. offiziell seine 3.5D XDSiP-Plattformtechnologie vorgestellt, die es dem KI-Sektor für Verbraucher ermöglicht, fortschrittliche kundenspezifische Beschleuniger, sogenannte XPUs, zu entwickeln. Diese hochmoderne Plattform integriert über 6000 mm² Silizium und bietet Platz für bis zu 12 High-Bandwidth Memory (HBM)-Stapel in einem einzigen verpackten Gerät. Dadurch ist eine stromsparende, hocheffiziente Datenverarbeitung möglich, die auf KI-Anwendungen im großen Maßstab zugeschnitten ist. Insbesondere hat Broadcom mit der Vorstellung der branchenweit ersten Face-to-Face (F2F) 3.5D XPU einen bahnbrechenden Fortschritt erzielt.

Da die Nachfrage nach dem Training generativer KI-Modelle steigt, wird auch der Bedarf an umfangreichen Clustern mit 100.000 bis einer Million XPUs immer größer. Dieser steigende Bedarf stellt traditionelle Computerarchitekturen vor Herausforderungen, da die Integration erweiterter Rechenkapazitäten, Speicher und E/A-Ressourcen unerlässlich wird, um die gewünschten Leistungsniveaus zu erreichen und gleichzeitig Energieverbrauch und Kosten unter Kontrolle zu halten. Bestehende Paradigmen wie das Mooresche Gesetz und traditionelle Prozessskalierungsmethoden genügen nicht mehr, um diese hohen Anforderungen zu erfüllen. Daher ist die Entwicklung hin zu einer anspruchsvollen System-in-Package-Integration (SiP) für die Entwicklung der nächsten XPU-Generation von entscheidender Bedeutung.

Im letzten Jahrzehnt hat die 2,5D-Integration, die die Kombination mehrerer Chiplets mit einer Größe von bis zu 2500 mm² zusammen mit HBM-Modulen in bis zu 8 Stapeln auf einem Interposer ermöglicht, die XPU-Entwicklung erheblich vorangetrieben. Mit der Einführung komplexerer Large Language Models (LLMs) erfordern ihre Trainingsprozesse jedoch fortschrittliche 3D-Silizium-Stapellösungen, die Größe, Stromverbrauch und Kosten optimieren, was zu einer wachsenden Präferenz für die 3,5D-Integration führt. Dieser Ansatz vereint 2,5D-Verpackungen mit 3D-Silizium-Stapelung und wird damit wahrscheinlich die führende Technologie für XPUs im kommenden Jahrzehnt sein.

Die 3.5D XDSiP-Plattform von Broadcom bietet im Vergleich zu herkömmlichen Face-to-Back-Methoden (F2B) bemerkenswerte Verbesserungen bei Verbindungsdichte und Energieeffizienz. Durch innovatives F2F-Stacking, das die oberen Metallschichten der oberen und unteren Chips verbindet, gewährleistet diese Technologie eine dichte, zuverlässige Verbindung mit minimalen elektrischen Störungen und beispielloser mechanischer Haltbarkeit. Darüber hinaus umfasst die Plattform von Broadcom geistiges Eigentum (IP) und proprietäre Design-Workflows, die eine effiziente und korrekte Integration des 3D-Chip-Stackings für optimale Strom-, Takt- und Signalverbindungen ermöglichen.

Hauptvorteile der 3,5D XDSiP-Technologie von Broadcom

Verbesserte Verbindungsdichte: Erreicht eine bemerkenswerte 7-fache Steigerung der Signaldichte zwischen gestapelten Chips im Vergleich zu herkömmlichen F2B-Technologien.
Überlegene Energieeffizienz: Bietet eine 10-fache Reduzierung des Stromverbrauchs für Die-to-Die-Schnittstellen durch Verwendung der 3D-HCB-Technologie anstelle planarer Alternativen.
Reduzierte Latenz: Minimiert die Latenz für die Datenübertragung zwischen Rechen-, Speicher- und E/A-Komponenten innerhalb der 3D-Architektur.
Kompakter Formfaktor: Ermöglicht kleinere Interposer und Verpackungen, was zu Kosteneffizienz und geringerer Verpackungsverformung führt.

Broadcoms bahnbrechende F2F 3.5D XPU integriert vier Rechenchips, einen I/O-Chip und sechs HBM-Module und nutzt dabei die hochmodernen Verarbeitungsknoten und fortschrittlichen 2.5D CoWoS-Verpackungstechnologien von TSMC. Die proprietären Designmethoden des Unternehmens legen den Schwerpunkt auf Automatisierung und nutzen branchenübliche Tools, um trotz der Komplexität des Chips eine erfolgreiche Implementierung sicherzustellen.

Der 3.5D XDSiP hat erfolgreich umfassende Funktionalität und bemerkenswerte Leistung bei wichtigen IP-Komponenten wie Hochgeschwindigkeits-SerDes, HBM-Speicherschnittstellen und Chip-zu-Chip-Verbindungen bewiesen. Dieser Erfolg veranschaulicht Broadcoms umfassendes Know-how beim Entwerfen und Testen komplexer integrierter Schaltkreise im 3.5D-Framework.

TSMC und Broadcom haben in den letzten Jahren eine synergetische Partnerschaft gebildet, die die hochmodernen Logikprozesse und 3D-Chip-Stacking-Innovationen von TSMC mit der Designkompetenz von Broadcom vereint.

Wir sind begeistert von den Aussichten, diese Plattform in ein Produkt umzusetzen, um die KI-Weiterentwicklung voranzutreiben und zukünftige Fortschritte in der Branche zu ermöglichen.

– Dr. Kevin Zhang, Sr. VP für Geschäftsentwicklung und weltweiten Vertrieb, stellvertretender Co-COO, TSMC

Da sich derzeit über fünf 3,5D-Produkte in der Entwicklung befinden, werden immer mehr von Broadcoms KI-Kunden im Consumer-Bereich die 3,5D-XDSiP-Technologie übernehmen. Die Produktionslieferungen sollen im Februar 2026 beginnen. Weitere Informationen zur innovativen 3,5D-Benutzerdefinierten Computerplattform von Broadcom erhalten Sie hier .