Apple iPhone 18 mit A20-Chip im 3-nm-N3P-Prozess von TSMC und fortschrittlichen Verpackungsinnovationen

Jüngsten Berichten zufolge macht die Taiwan Semiconductor Manufacturing Company (TSMC) mit ihrem 2-nm-Technologieknoten erhebliche Fortschritte und erzielt im Probebetrieb eine beeindruckende Ausbeute von 60 %.Trotz dieser Fortschritte gibt es jedoch Anzeichen dafür, dass Großkunden wie Apple diese Spitzentechnologie möglicherweise nicht sofort übernehmen werden. Apple plant offenbar, das 3-nm-N3P-Verfahren von TSMC auch für seinen kommenden A20-Chip zu verwenden, der Ende 2026 zusammen mit der iPhone 18-Serie auf den Markt kommen soll.

Der Tech-Gigant wird voraussichtlich noch in diesem Jahr die Chips A19 und A19 Pro für die iPhone-17-Reihe vorstellen. Beide sollen mit der 3-nm-Technologie der dritten Generation von TSMC in Massenproduktion gefertigt werden. Obwohl A19, A19 Pro und A20 dasselbe Lithografieverfahren nutzen, gibt es Hinweise darauf, dass Apple ein neues Verpackungskonzept einsetzt, um Leistungsvorteile zu erzielen. Selbst Branchenriesen scheinen aufgrund der hohen Kosten der Waferproduktion vorsichtig zu sein, was den Einstieg in hochmoderne Fertigungsverfahren angeht. Dies deutet darauf hin, dass die Umstellung auf neuere Technologien einige Zeit in Anspruch nehmen könnte.

Advanced Packaging: TSMCs CoWoS für Apples A20

Apple untersucht Berichten zufolge verschiedene fortschrittliche Verpackungstechnologien, um die Leistung und Energieeffizienz seiner Chipsätze zu optimieren. Die steigenden Waferkosten im Zuge der Erweiterung der Produktionskapazitäten von TSMC bedeuten, dass Unternehmen wie Apple kreative Lösungen finden müssen, um ihren Wettbewerbsvorteil zu erhalten und gleichzeitig am 3-nm-N3P-Knoten festzuhalten.

Laut Erkenntnissen der Investmentfirma GF Securities, die von MacRumors hervorgehoben wurden, könnte der kommende A20-Chip die Chip-on-Wafer-on-Substrate (CoWoS)-Verpackungstechnologie von TSMC nutzen. Dieser innovative Ansatz ermöglicht die Integration mehrerer Chipkomponenten, darunter Leistungs- und Effizienzkerne, Neural Engine, GPU-Cluster und Cache, in einem kompakteren Formfaktor.

Durch den Einsatz der CoWoS-Technologie von TSMC kann Apple die räumliche Anordnung dieser Komponenten optimieren, was nicht nur wertvollen Platz spart, sondern auch die Gesamteffizienz steigert. Diese Verpackungsmethode kann die Leistung durch Verkürzung der Signalwege und Erhöhung der Datenübertragungsraten verbessern. Darüber hinaus erwägt Apple die Small Outline Integrated Circuit Molding-Horizontal (SoIC-MH)-Verpackung von TSMC für sein höherwertiges M5 System-on-Chip (SoC).Dies signalisiert eine strategische Verlagerung hin zu fortschrittlichen Verpackungslösungen, anstatt sich ausschließlich auf neue Fertigungsverfahren zu verlassen.

Quelle & Bilder