Broadcom 最近推出了其創新的 3.5D eXtreme Dimension System in Package (XDSiP) 技術，旨在徹底改變客製化運算平台，提高效能和效率。
利用 Broadcom 的 3.5D XDSiP 平台徹底改變 AI 和 HPC
新聞稿：今天，Broadcom Inc. 正式推出其 3.5D XDSiP 平台技術，使消費者人工智慧領域能夠設計稱為 XPU 的先進客製化加速器。此尖端平台整合了超過 6000 mm² 的矽片，並在單一封裝裝置中容納多達 12 個高頻寬記憶體 (HBM) 堆疊，從而可實現為大規模 AI 應用量身定制的低功耗、高效率運算。值得注意的是，Broadcom 透過推出業界首款面對面 (F2F) 3.5D XPU 取得了突破性進展。
隨著訓練生成式 AI 模型的需求激增，對包含 1 億到 100 萬個 XPU 的擴展集群的需求也在加劇。這種不斷升級的需求對傳統運算架構提出了挑戰，因為先進運算能力、記憶體和 I/O 資源的整合對於實現所需的效能等級、同時控制能耗和成本至關重要。現有的範式，例如摩爾定律和傳統的製程擴展方法，已不足以滿足這些嚴格的要求。因此，向複雜的系統級封裝 (SiP) 整合的發展對於開發下一代 XPU 至關重要。
在過去的十年中，2.5D 整合允許將多個尺寸高達 2500 mm² 的小晶片與位於中介層上的多達 8 個堆疊的 HBM 模組組合在一起，極大地有利於 XPU 的開發。然而，隨著更複雜的大型語言模型 (LLM) 的引入，他們的訓練過程需要先進的 3D 矽堆疊解決方案來優化尺寸、功耗和成本，從而導致人們越來越傾向於 3.5D 整合。這種方法將 2.5D 封裝與 3D 矽堆疊相結合，使其可能成為未來十年 XPU 的領先技術。
與傳統的面對面 (F2B) 方法相比，Broadcom 的 3.5D XDSiP 平台在互連密度和能源效率方面具有顯著增強。透過創新的 F2F 堆疊連接上下晶片的頂部金屬層，該技術確保了密集、可靠的連接，同時具有最小的電氣幹擾和無與倫比的機械耐用性。此外，Broadcom 的平台包括智慧財產權 (IP) 和專有設計工作流程，有助於高效、正確地整合 3D 晶片堆疊，以實現最佳功率、時脈和訊號連接。
Broadcom 3.5D XDSiP 技術的主要優勢
- 增強的互連密度：與傳統的 F2B 技術相比，堆疊晶片之間的訊號密度顯著提高了 7 倍。
- 卓越的電源效率：使用 3D HCB 技術（而不是平面替代方案）將晶片間接口的功耗降低 10 倍。
- 減少延遲：最大限度地減少 3D 架構內運算、記憶體和 I/O 元件之間的資料傳輸延遲。
- 緊湊的外形：允許使用更小的中介層和封裝，從而提高成本效率並減少封裝翹曲。
Broadcom 的開創性 F2F 3.5D XPU 整合了四個運算晶片、一個 I/O 晶片和六個 HBM 模組，利用了台積電最先進的處理節點和先進的 2.5D CoWoS 封裝技術。該公司的專有設計方法優先考慮自動化，利用業界標準工具確保即使在晶片複雜的情況下也能成功實施。
3.5D XDSiP 已成功展示了高速 SerDes、HBM 記憶體介面和晶片間互連等關鍵 IP 組件的全面功能和顯著效能。這項成就體現了 Broadcom 在 3.5D 框架內設計和測試複雜積體電路方面深厚的專業知識。
近年來，台積電和博通建立了協同合作夥伴關係，將台積電的尖端邏輯製程和 3D 晶片堆疊創新與博通的設計能力結合起來。
我們對將該平台產品化以刺激人工智慧進步並促進行業未來進步的前景感到興奮。
目前有超過五種3.5D 產品正在開發中，越來越多的Broadcom 消費者AI 客戶將採用3.5D XDSiP 技術，預計將於2026 年2 月開始生產出貨。客製化產品運算平台，請點擊此處。
發佈留言