AMD 即將推出 Zen 6 CPU，並採用創新的晶片間 (D2D) 互連技術，徹底革新其處理器架構。 Strix Halo APU 已初步展現了這項技術進步。
AMD 的互連創新，以 Strix Halo APU 為亮點
在深入探討這些複雜細節之前，值得一提的是，High Yield在揭秘 Strix Halo 的 D2D 互連改進方面付出了巨大的努力。這項突破預示著 AMD 未來的發展方向。多年來，自 Zen 2 推出以來，AMD 一直沿用相同的晶片間互連技術。然而，即將推出的 Zen 6 處理器展現了重大的革新，其中融入了被稱為「Zen 6 DNA」的元素，這些元素早已存在於 Strix Halo APU 中。
了解 AMD 目前的 D2D 通信
AMD 現有的互連技術依賴位於 Chiplet 複合晶片邊緣的串行解串器 (SERDES) 物理層。此方法透過串行通道實現高速通信，將資料穿過有機基板傳輸到輸入/輸出和系統單晶片 (SoC) 晶片。 SERDES 充當橋樑，將來自不同 Chiplet 複合晶片的平行資料流轉換為串行位元流，然後在封裝內進行中繼傳輸。傳統的使用數百條銅線連接晶片的方法在傳統基板上是不可行的。
相反，另一端的解串器將串列位元流轉換回其原始格式。雖然這種 SERDES 機制達到了其目的，但它確實帶來了效率低下的問題：序列化和解串過程的能量開銷需要時脈恢復、均衡以及資料編碼/解碼的資源。這種方法還會產生額外的延遲，影響 D2D 通訊的整體效能。
增強 D2D 通訊的需求
當 D2D 通訊僅限於某些標準晶片時，SERDES 方法就足夠了。然而，隨著神經處理單元 (NPU) 整合度的不斷提高，對記憶體和 chiplet 複雜晶片的一致、低延遲頻寬的需求也日益增長。 Strix Halo 架構標誌著 AMD Zen 6 晶片之間互動方式的關鍵轉變，它採用了台積電的整合式基板扇出技術 (InFO-oS) 和重分佈層 (RDL)。我們將更詳細地探討這些技術。
D2D互連技術的創新
為了緩解傳統 D2D 通訊的低效率問題，AMD 在 Strix Halo 中採用了一種新穎的設計。它利用多條短而平行的導線，這些導線位於 RDL 製成的晶片下方的中介層。這種方法在矽晶片和有機基板之間建立了連接網絡，從而增強了跨更寬並行端口的通訊能力。 High Yield 的分析表明，Strix Halo 的設計採用了獨特的小型焊盤陣列，讓人聯想到經典的「扇出」佈局，有效地取代了笨重的 SERDES 系統。
扇出方法的優勢與挑戰
這種升級的 D2D 互連方法旨在顯著降低功耗和延遲，因為它消除了序列化/反序列化的需要。此外，由於在整個 CPU 架構中加入了額外的端口，整體頻寬可以提升。儘管取得了這些進步，但採用扇出型設計仍然面臨挑戰，尤其是在管理多層 RDL 和適應新的佈線優先權方面存在複雜性，因為扇出型佈線會佔用晶片下方的空間。
總而言之，AMD 推出的 Strix Halo 技術標誌著 D2D 互連技術的顯著進步，預計這種創新方法將延續到 Zen 6 CPU 中。 High Yield 揭示的洞見確實值得關注，它邀請科技愛好者深入探討這些突破性的進展。
發佈留言