聯發科已立志成為晶片組技術的全球領導者，並著眼於晶片製造的未來。該公司備受期待的 2nm 晶片預計將於明年某個時候推出。然而，對於定於今年稍後推出的 Dimensity 9500 型號，聯發科選擇採用台灣半導體製造公司 (TSMC) 的第三代 3nm 工藝。
聯發科計劃於 2025 年最後一個季度開始其尖端 2nm 晶片的流片流程，此舉彰顯了其雄心壯志。這項進展值得關注，因為它凸顯了聯發科對創新的承諾，目標是在 2026 年底推出首款 2nm 產品。預計早期流片流程將為改進提供充足的時間，確保聯發科能夠有效率地生產足夠數量的晶片來滿足市場需求。
效率提升：聯發科 Dimensity 9600 對比
最近的比較表明，即將推出的 Dimensity 9600 的效率將比其前代產品提高 25%。這些先進的 2nm 晶片的流片計劃於 2025 年 9 月開始。對於那些不熟悉的人來說，流片標誌著矽晶片設計階段的結束，並開始向台積電的大規模生產過渡，這一過程需要大量的資金投入，通常高達數百萬美元。
繼此消息發布後，聯發科高層確認將於 9 月啟動流片。台積電已準備好從 4 月 1 日起接受其下一代光刻技術的訂單，這為聯發科帶來了戰略優勢。這個時間允許進行必要的修改，使聯發科即將推出的晶片能夠與高通驍龍 8 Elite Gen 2 的性能和效率水平相媲美。
與 N3 節點相比，預期的 2nm 系統單晶片 (SoC) 效能將提高 15%，功耗將顯著降低 25%。然而，目前尚不清楚這種比較是否涉及第二代 N3E 還是第三代 N3P 製程。同時，高通正在為定於 9 月 23 日舉行的 2025 年驍龍峰會做準備，我們預計將在會上全面推出驍龍 8 Elite Gen 2，該晶片將與聯發科即將推出的天璣 9500 展開競爭。
發佈留言