本文不構成投資建議。作者與文中提及的任何股票均無關聯。
人工智慧 (AI) 晶片的快速發展凸顯了供應鏈中各公司的關鍵貢獻。儘管 NVIDIA 公司常被公認為 AI 領域的領導者，但實際情況遠比這複雜得多。從亞洲到美國，遍布各大洲的公司網路都在這個複雜的生態系統中扮演著至關重要的角色。
根據聯合國的估計，到 2033 年，人工智慧市場規模預計將達到驚人的 4.8 兆美元。這凸顯了確定人工智慧供應鏈骨幹組織的重要性，這些組織包括來自韓國和德國的晶圓製造商、美國的軟體設計供應商以及台灣的半導體生產商。
了解 AI 晶片生命週期：EDA 公司的作用
在像 NVIDIA 這樣的晶片設計公司將其創意付諸實踐之前，基礎工作是由電子設計自動化 (EDA) 公司完成的。儘管許多人認為半導體產業主要存在於亞洲，但事實上，許多 EDA 公司都位於美國。因此，打造 AI 晶片的旅程始於美國或歐洲。
EDA 公司在晶片設計初期以及製造後產品性能驗證過程中發揮重要作用，確保 AI 晶片符合高性能標準。該領域的知名企業包括 Cadence Design Systems、Synopsys、Ansys 和 Siemens，它們提供晶片設計和製造所需的工具。
利用 EDA 模擬工具，晶片設計人員可以在昂貴的製造階段開始之前預測產品性能並進行調整。有趣的是，EDA 市場的大部分份額（約 70%）被三家公司所壟斷：Cadence、Synopsys 和 Siemens。
Cadence上財年營收達46億美元，提供種類繁多的產品，專注於積體電路設計與驗證組件。 Synopsys的營收略小，為32億美元，是另一個關鍵參與者。然而，這兩家公司在關鍵硬體組件方面都嚴重依賴少數供應商，這給半導體供應鏈帶來了漏洞。
Cadence 的 Genus、Synopsys 的 Fusion 和西門子的 Oasys 等 EDA 解決方案在半導體設計的寄存器傳輸級 (RTL) 階段運行，使設計人員能夠在設計初始階段映射晶片中的資料流並模擬效能。考慮到當今晶片架構的複雜性，這個階段至關重要，因為晶片架構可能包含數十億個電晶體，例如蘋果最新的 M4 晶片就擁有 280 億個電晶體。
在設計階段，管理跨時脈域 (CDC) 和跨重設域 (RDC) 錯誤至關重要。為了管理這些錯誤，各種驗證工具可以幫助工程師有效地驗證和修正錯誤。值得注意的是，Cadence 提供了 Conformal Litmus 和 Jasper CDC App，而 Synopsys 的 VC SpyGlass 和西門子的 Questa 平台也支援類似的功能。
AI 晶片設計的 RTL 和 CDC 階段至關重要，因為設計人員需要確保其網表準確反映 RTL 規範——這一過程通常透過使用領先 EDA 公司的工具進行佈局與原理圖 (LVS) 檢查來驗證。此外，EDA 公司也提供模擬和原型設計系統，幫助設計人員確認其產品符合市場需求。
設計流程完成後，下一步是對晶片進行封裝，以保護晶片並實現與印刷電路板 (PCB) 的連接。這些封裝可以包含多個專為特定功能（例如邏輯處理或記憶體儲存）設計的晶片組，以增強效能。
隨著對包含數十億個電晶體的晶片的持續需求，製造製程必須適應先進的規格，並採用亞7奈米製程等尖端技術。這些先進技術利用極紫外線（EUV）微影技術，在縮小電路尺寸的同時，容納更多的電晶體數量。
為了滿足這些標準，EDA 公司與台積電等組織合作，驗證有助於高效率製造先進晶片的設計工具。
將設計轉化為現實：台積電的關鍵作用
設計完成後，接下來或許也是最危險的階段就是執行，而台積電 (TSMC) 是 AI 晶片生產的關鍵人物。台積電也是 NVIDIA Blackwell AI GPU 的製造力量，這款晶片是目前最先進的晶片，採用了台積電 N4 節點的專用版本。目前，N4 的大部分生產集中在台灣，位於亞利桑那州的一家工廠預計很快就會提高產量。
生產流程始於台積電採購矽晶圓，主要依靠位於台灣台南的Fab 18工廠生產的12吋或300毫米晶圓進行N4生產。這些晶圓的供應鏈非常廣泛，主要供應商位於韓國、德國和日本，其中包括在台灣新竹營運工廠的環球晶圓公司。
儘管晶圓供應商種類繁多，但依賴阿斯麥（ASML）這家先進光刻設備的唯一供應商，在晶片製造過程中仍面臨挑戰——因為晶片製造過程的每個環節都要求精準。光刻技術是將複雜的圖案壓印在矽晶圓上的基礎。
半導體製造流程複雜，涉及多個階段，其中包括製作將設計轉移到晶圓上至關重要的光掩模。作為全球領先的光掩模製造商，台積電獨立管理這一流程，但其也依賴外部供應商提供光阻——這種關鍵材料對製造品質有著至關重要的影響。
2019年，台積電因光阻污染問題遭遇重大挫折，凸顯了該材料在生產鏈中的重要性。此供應鏈中的重要參與者包括信越化學和住友化學，以及供應關鍵光阻成分的日本公司TOK和JSR。
高品質光阻的重要性怎麼強調都不為過，因為光刻製程中的任何瑕疵都可能損害晶片的完整性。 EUV技術的出現因其獨特的挑戰而加劇了光阻市場的發展，並催生了諸如Lam Research的乾式光阻技術等創新替代方案。
光刻製程也依賴保護膜來保護光掩模在製造過程中免受污染，而EUV技術的最新進展為保護膜的製造能力帶來了挑戰。台積電已確認正在自主研發EUV保護膜，以滿足日益增長的需求，使其產能翻倍。
在後續的製造階段——蝕刻、沉積、化學機械拋光 (CMP)、金屬化和離子注入——化學製程起著至關重要的作用。每個階段都需要用到各種氣體和化學物質，構成了 AI 晶片製造過程的支柱。
例如，等離子蝕刻利用氬氣和氟氣等氣體來實現精確的材料去除。沉積和化學機械拋光（CMP）的化學過程同樣多種多樣，涉及許多原料和特種化學品供應商。
杜邦、富士膠片和默克等主要化學品和氣體供應商為AI晶片製造的多元化化學格局做出了重大貢獻。隨著需求的成長，液化空氣集團和日酸等公司也在提供各種製造流程所需的工業氣體方面發揮著至關重要的作用。
與光刻和光掩模產業的其他專業領域相比，這條多元化的化學品供應鏈更具韌性。即使是杜邦和默克這樣的巨頭，也為整個AI晶片生產流程提供關鍵材料。
最後階段：封裝、測試及其他
晶片製造完成後，需要經過封裝工藝，以確保其功能性以及與PCB的兼容性。這一階段至關重要，因為封裝後的晶片（即集成電路 (IC)）必須滿足嚴格的性能和可靠性標準。
值得注意的是，封裝已成為NVIDIA AI晶片供應鏈的瓶頸，因此需要與台積電合作，尋求有效的封裝解決方案。 CoWoS（晶圓上晶片）技術透過將各種組件整合到單一封裝中，簡化了封裝流程。
封裝中使用的主要材料包括陶氏和杜邦等公司提供的絕緣材料，以及各種製造商提供的底部填充和再分佈層 (RDL) 組件。
在建立適當的基礎後，微球和阻焊層在透過倒裝晶片鍵合技術將晶片固定在基板上的過程中起著關鍵作用。此鍵合製程對於將晶片和HBM（高頻寬記憶體）有效連接到PCB至關重要。
除了基本要素外，基板（通常是 ABF（味之素增材製造膜）基板）構成了晶片的基礎，並決定了晶片的熱管理。 Resonac 和 Panasonic 等主要供應商在供應鏈的這一環節做出了重大貢獻，確保了 AI 晶片的先進熱性能。
封裝組裝完成後，下一步是進行嚴格的測試，以檢查是否有缺陷並確保性能標準。京元電子和愛德萬測試等公司為晶圓級和系統級測試提供必要的測試設備，而 Chroma ATE Inc.被認為是 NVIDIA 的主要 SLT 設備供應商。
這些晶片經過封裝和測試後，會被整合到伺服器系統中，以促進資料中心的AI運算。鴻海（富士康）和緯創已成為NVIDIA AI伺服器的重要製造商，最終形成了一個複雜而至關重要的生態系統，支撐著AI晶片供應鏈。
發佈留言