
A AMD revelou recentemente as plataformas SP7 e SP8, projetadas para oferecer suporte às futuras CPUs EPYC “Venice” e “Verano”, com memória DDR5 avançada e suporte a PCIe 6.0.
AMD eleva E/S de servidor com plataformas SP7 e SP8 para CPUs EPYC “Venice” e “Verano”
Em um comunicado à imprensa divulgado hoje, a AMD compartilhou detalhes sobre as aguardadas CPUs EPYC Venice e Verano. A variante Venice deve oferecer impressionantes 256 núcleos utilizando a arquitetura Zen 6C, com lançamento previsto para 2026. O Verano, potencialmente uma versão aprimorada do Zen 6 ou uma arquitetura Zen 7 totalmente nova, tem lançamento previsto para 2027. Embora os detalhes técnicos específicos da AMD ainda sejam limitados, vazamentos começaram a esclarecer os recursos dessas plataformas inovadoras.
Explorando a plataforma SP7
A plataforma SP7 demonstra o compromisso da AMD com alto desempenho, oferecendo suporte para memória DDR5 de até 16 canais, atingindo velocidades de até 8.000 MT/s com módulos ECC e 12.800 MT/s para MRDIMMs em uma configuração 1DPC. Aprimorando ainda mais seus recursos, a plataforma acomodará diversas configurações de intercalação de memória (1, 4, 8 e 16 canais) e ampliará sua compatibilidade para incluir soluções de DRAM RDIMM, 3DS RDIMM, MRDIMM e Tall DIMM.

Do ponto de vista de E/S, o SP7 manterá o suporte a soquetes duplos (2P), oferecendo até 128 pistas PCIe Gen 6.0, cada uma capaz de fornecer uma largura de banda de 64 Gbps. Além disso, a plataforma inclui até 16 pistas PCIe Gen 4 “Bônus”.Para configurações de soquete único (1P), ela fornecerá até 96 pistas PCIe Gen 6.0, além de 8 pistas Gen 4 adicionais, com suporte a Smart Data Cache Injection (SDCI).

Visão geral da plataforma SP8
Posicionada como uma solução de entrada, a plataforma SP8 também foi desenvolvida para suportar a próxima geração de processadores EPYC. Embora espelhe as compatibilidades de memória do SP7, opera em uma configuração de 8 canais. Notavelmente, o SP8 possui uma contagem maior de pistas PCIe Gen 6.0 do que sua contraparte, com até 192 pistas em configurações de soquete duplo e 128 pistas em configurações de soquete único.

Configurações e expectativas da CPU
As futuras CPUs Zen 6C e Zen 6 Dense contarão com até 32 núcleos por chiplet (CCD), totalizando 8 CCDs. Essa configuração permite que a AMD alcance o total esperado de 256 núcleos, destacado durante o anúncio. Cada chiplet inclui 128 MB de cache L3, resultando em impressionantes 1 GB de cache em toda a CPU. Notavelmente, cada chip consiste em dois dies de E/S que fornecem funcionalidades PCIe Gen 6.0 e CXL 3.1, além de suporte para memória DDR5-8000. Curiosamente, um diagrama especifica a velocidade máxima do MRDIMM em 10.400 MT/s, contrastando com os 12.800 MT/s declarados anteriormente.

As ofertas padrão EPYC “Venice”, baseadas na arquitetura tradicional Zen 6, consistirão em 12 núcleos por CCD, com um total de 8 CCDs em uma configuração semelhante de chip de E/S duplo. Isso resulta em um total de 96 núcleos e 192 threads, igualando o número de núcleos da série Turin existente.
- EPYC 9006 “Veneza” com Zen 6C: 256 núcleos / 512 threads / até 8 CCDs
- EPYC 9005 “Turin” com Zen 5C: 192 núcleos / 384 threads / até 12 CCDs
- EPYC 9006 “Veneza” com Zen 5: 96 núcleos / 192 threads / até 8 CCDs
- EPYC 9005 “Turin” com Zen 5: 96 núcleos / 192 threads / até 16 CCDs
Essas informações destacam a ambição contínua da AMD em aprimorar a contagem de núcleos, o poder computacional e os recursos de E/S, mantendo sua posição de liderança no mercado de servidores. Com o lançamento das CPUs Venice em 2026 e a série Verano em 2027, o cenário de data centers está pronto para avanços empolgantes.
Visão geral da família de CPUs AMD EPYC
Nome de família | AMD EPYC Verão | AMD EPYC Veneza | AMD EPYC Turin-X | AMD EPYC Turim-Denso | AMD EPYC Turim | AMD EPYC Siena | AMD EPYC Bérgamo | AMD EPYC Genoa-X | AMD EPYC Gênova | AMD EPYC Milan-X | AMD EPYC Milão | AMD EPYC Roma | AMD EPYC Nápoles |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Branding Familiar | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
Lançamento familiar | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
Arquitetura da CPU | Eram 7 | Eram 6 | Eram 5 | Zen 5C | Eram 5 | Eram 4 | Estava 4°C. | Zen 4 V-Cache | Eram 4 | Eram 3 | Eram 3 | Eram 2 | Era 1 |
Nó de Processo | A definir | TSMC de 2 nm | TSMC de 4 nm | TSMC de 3 nm | TSMC de 4 nm | 5 nm TSMC | TSMC de 4 nm | 5 nm TSMC | 5 nm TSMC | 7 nm TSMC | 7 nm TSMC | 7 nm TSMC | GloFo de 14 nm |
Nome da plataforma | SP7 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
Soquete | A definir | A definir | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
Contagem máxima de núcleos | A definir | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
Contagem máxima de fios | A definir | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
Cache L3 máximo | A definir | A definir | 1536 MB | 384 MB | 384 MB | 256 MB | 256 MB | 1152 MB | 384 MB | 768 MB | 256 MB | 256 MB | 64 MB |
Design de Chiplet | A definir | 8 CCDs (1 CCX por CCD) + 2 IOD? | 16 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 16 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (2 CCXs por CCD) + 1 IOD | 4 CCDs (2 CCXs por CCD) |
Suporte de memória | A definir | DDR5-12800 | DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
Canais de Memória | A definir | 16 canais (SP7) | 12 canais (SP5) | 12 canais | 12 canais | 6 canais | 12 canais | 12 canais | 12 canais | 8 canais | 8 canais | 8 canais | 8 canais |
Suporte PCIe Gen | A definir | 128-192 PCIe Gen 6 | A definir | 128 PCIe Gen 5 | 128 PCIe Gen 5 | 96 Geração 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 4 | 128 Gen 4 | 128 Gen 4 | 64 Geração 3 |
TDP (máx.) | A definir | ~600W | 500 W (cTDP 600 W) | 500 W (cTDP 450-500 W) | 400 W (cDP 320-400 W) | 70-225W | 320 W (cTDP 400 W) | 400 W | 400 W | 280 W | 280 W | 280 W | 200 W |
Deixe um comentário