Vazamento revela especificações da CPU AMD EPYC Venice de 6ª geração: até 8 CCDs com 96 núcleos “clássicos” e 256 núcleos “densos” e 128 MB de cache L3 por CCD

Vazamentos recentes surgiram sobre as futuras CPUs EPYC Venice de 6ª geração da AMD, que são projetadas com as novas arquiteturas de núcleo Zen 6 e Zen 6C e podem apresentar impressionantes 256 núcleos.

CPUs EPYC Venice da AMD: até 256 núcleos nas arquiteturas Zen 6 e Zen 6C

O burburinho em torno da linha de CPUs EPYC Venice de 6ª geração da AMD se intensificou desde que a empresa confirmou que esses processadores utilizarão a tecnologia de ponta de 2 nm da TSMC. Informações sobre esses chips de alto desempenho começaram a surgir em 2022, com um fluxo constante de atualizações registradas ao longo de 2023, gerando expectativa entre as partes interessadas do setor.

De acordo com informações de relatórios anteriores, as CPUs Venice estarão disponíveis em duas versões, seguindo as configurações das séries Zen 5 e Zen 4. Elas incluirão uma versão padrão do Zen 6 e uma versão mais compacta do Zen 6C, ambas compatíveis com os soquetes SP7 e SP8. O soquete SP7 atenderá a aplicações de ponta, enquanto o soquete SP8 suportará servidores de nível básico. Notavelmente, esta plataforma oferecerá suporte a 16 e 12 canais de memória.

CPUs AMD EPYC Veneza — Fonte da imagem: Fóruns Baidu

Mergulhando nos aspectos técnicos, diversas especificações surgiram por meio de vazamentos nos fóruns do Tieba Baidu. Esses vazamentos indicam um design de chip com oito chiplets (CCDs) — quatro de cada lado — cada um abrigando 12 núcleos Zen 6. O design inclui vários dies de E/S (IODs), aprimorando as funcionalidades de E/S desses processadores de servidor.

Layout do CCD da CPU AMD EPYC Venice — Fonte da imagem: Fóruns Baidu

Esta configuração totaliza impressionantes 96 núcleos e 192 threads, igualando a contagem de núcleos da atual série EPYC 9005 da AMD, baseada na arquitetura Zen 5. No entanto, há rumores de que esses novos processadores incluirão até 128 MB de cache L3 por chiplet. Embora ainda não esteja claro se essa alocação de cache se aplica às variantes Zen 6 ou Zen 6C, os chips Zen 6C EPYC manteriam significativos 2 MB de cache L3 por núcleo. Para a série EPYC 9006 com a arquitetura Zen 6, as especificações esperadas são de 96 núcleos e 192 threads suportados por oito chiplets, enquanto os modelos Zen 6C escalarão até 256 núcleos e 512 threads.

SP8: até 128 núcleos Zen 6C com 128 MB por CCD (96 núcleos para modelos Zen 6), 350-400 W

SP7: até 256 núcleos Zen 6C, ~600 W https://t.co/CQodEenhBk

— Bionic_Squash (@SquashBionic) 10 de maio de 2025

Mais informações da Bionic_Squash sugerem que as variantes SP7 devem operar com uma potência térmica de projeto (TDP) de cerca de 600 W, um aumento em relação aos 400 W típicos da arquitetura Zen 5. Em contraste, os modelos SP8 devem manter uma faixa de TDP de 350 a 400 W. Abaixo estão as especificações resumidas:

EPYC 9006 “Veneza” com Zen 6C: 256 núcleos / 512 threads / até 8 CCDs
EPYC 9005 “Turin” com Zen 5C: 192 núcleos / 384 threads / até 12 CCDs
EPYC 9006 “Veneza” com Zen 5: 96 núcleos / 192 threads / até 8 CCDs
EPYC 9005 “Turin” com Zen 5: 96 núcleos / 192 threads / até 16 CCDs

Esta extensa linha promete uma seleção diversificada de WeUs para data centers e clientes de computação de alto desempenho (HPC).Embora essas especificações sejam preliminares, espera-se que os processadores Zen 6 sejam lançados no próximo ano, abrindo caminho para anúncios mais detalhados da AMD em um futuro próximo.

Visão geral das famílias de CPU AMD EPYC:

Nome de família	AMD EPYC Veneza	AMD EPYC Turin-X	AMD EPYC Turim-Denso	AMD EPYC Turim	AMD EPYC Siena	AMD EPYC Bérgamo	AMD EPYC Genoa-X	AMD EPYC Gênova	AMD EPYC Milan-X	AMD EPYC Milão	AMD EPYC Roma	AMD EPYC Nápoles
Branding Familiar	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Lançamento familiar	2026?	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
Arquitetura da CPU	Eram 6	Eram 5	Zen 5C	Eram 5	Eram 4	Estava 4°C.	Zen 4 V-Cache	Eram 4	Eram 3	Eram 3	Eram 2	Era 1
Nó de Processo	TSMC de 2 nm	TSMC de 4 nm	TSMC de 3 nm	TSMC de 4 nm	5 nm TSMC	TSMC de 4 nm	5 nm TSMC	5 nm TSMC	7 nm TSMC	7 nm TSMC	7 nm TSMC	GloFo de 14 nm
Nome da plataforma	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
Soquete	A definir	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Contagem máxima de núcleos	256	192	128	128	64	128	96	96	64	64	64	32
Contagem máxima de fios	512	384	256	256	128	256	192	192	128	128	128	64
Cache L3 máximo	Até 128 MB	1536 MB	384 MB	384 MB	256 MB	256 MB	1152 MB	384 MB	768 MB	256 MB	256 MB	64 MB
Design de Chiplet	8 CCDs (1 CCX por CCD) + 2 IOD?	16 CCDs (1 CCX por CCD) + 1 IOD	12 CCDs (1 CCX por CCD) + 1 IOD	16 CCDs (1 CCX por CCD) + 1 IOD	8 CCDs (1 CCX por CCD) + 1 IOD	12 CCDs (1 CCX por CCD) + 1 IOD	12 CCDs (1 CCX por CCD) + 1 IOD	12 CCDs (1 CCX por CCD) + 1 IOD	8 CCDs (1 CCX por CCD) + 1 IOD	8 CCDs (1 CCX por CCD) + 1 IOD	8 CCDs (2 CCXs por CCD) + 1 IOD	4 CCDs (2 CCXs por CCD)
Suporte de memória	DDR5-XXXX?	DDR5-6000?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Canais de Memória	16 canais (SP7)	12 canais (SP5)	12 canais	12 canais	6 canais	12 canais	12 canais	12 canais	8 canais	8 canais	8 canais	8 canais
Suporte PCIe Gen	A definir	A definir	128 PCIe Gen 5	128 PCIe Gen 5	96 Geração 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Geração 3
TDP (máx.)	~600W	500 W (cTDP 600 W)	500 W (cTDP 450-500 W)	400 W (cDP 320-400 W)	70-225W	320 W (cTDP 400 W)	400 W	400 W	280 W	280 W	280 W	200 W