Samsung introduzindo tecnologia de fonte de alimentação traseira em seu processo de 2 nm em 2025, reduzirá a área do chip em 19%, melhorias de eficiência na entrada

Samsung introduzindo tecnologia de fonte de alimentação traseira em seu processo de 2 nm em 2025, reduzirá a área do chip em 19%, melhorias de eficiência na entrada

A Samsung pode não ter muito sucesso com seu processo GAA de 3nm, mas pretende fazer as pazes com sua tecnologia de 2nm de próxima geração, que deverá entrar em produção em massa no próximo ano. Para obter vantagem sobre sua rival de fundição TSMC, um novo relatório afirma que a gigante coreana está introduzindo a tecnologia Backside Power Supply (BSPDN), que visa oferecer diversos benefícios, que discutiremos aqui.

A tecnologia BSPDN foi supostamente testada com dois núcleos ARM, e a Samsung conseguiu reduzir a área do chip de ambos em graus variados

Será um confronto competitivo entre Samsung e TSMC, já que ambas pretendem apresentar a melhor versão de seus nós de 2 nm. Para a Samsung, um relatório da Chosun afirma que se espera que a tecnologia Backside Power Supply seja uma virada de jogo e que os resultados dos testes iniciais excederam a meta da empresa. Quanto aos testes específicos, a Samsung teria aplicado esta tecnologia a dois núcleos ARM sem nome, com a área do chip reduzida em 10% e 19%.

Com a área do chip reduzida, a Samsung pode efetivamente começar a produzir em massa designs de SoC que apresentam uma área de superfície menor, e não apenas isso, os testes anteriores realizados ajudaram a melhorar consideravelmente os níveis de desempenho e eficiência de energia. Como afirma o relatório, o BSPDN é um processo novo que ainda não foi comercializado, embora não seja mencionado se isso se deveu a restrições de custos ou se não se pensou muito na exploração desta tecnologia.

Em qualquer caso, como o nome sugere, Backside Power Supply são linhas de energia colocadas na parte traseira do wafer, que separa o circuito e o espaço da fonte de alimentação. Isso ajuda a maximizar a eficiência e também existe uma oportunidade para melhorar o desempenho dos semicondutores. Atualmente, as linhas de energia são colocadas no topo dos wafers, pois é onde o circuito é desenhado e cria muita comodidade para o fabricante. No entanto, à medida que os circuitos se tornam mais refinados e à medida que a Samsung e a TSMC começam a explorar nós avançados como 2nm, torna-se cada vez mais difícil gravar circuitos e linhas de energia num dos lados.

Eventualmente, o que acontecerá é que, à medida que a lacuna do circuito diminui, ocorrerão interferências, resultando em mais dificuldades tanto no projeto quanto na produção em massa. Diz-se que a Samsung já garantiu o primeiro pedido de chips de 2 nm de uma startup japonesa , mas não está claro se a tecnologia BSPDN foi aplicada a este lote. Não há nenhuma palavra da TSMC experimentando a fonte de alimentação traseira, então, no papel, a Samsung tem uma vantagem aqui, embora o tempo dirá o quão bem-sucedida é essa abordagem.

Fonte de notícias: Chosun

Artigos relacionados:

5 novos recursos de construção de personagens do Genshin Impact revelados na última discussão de desenvolvedores
Escândalos da 6ª temporada de Love Is Blind: da iluminação a gás às reuniões secretas

Deixe um comentário

O seu endereço de email não será publicado. Campos obrigatórios marcados com *