Uma análise recente da próxima geração de processadores EPYC Venice da AMD, baseada na arquitetura Zen 6C de última geração, revela melhorias significativas na quantidade de núcleos e no tamanho do chip.
AMD revela o processador EPYC Venice “Zen 6C”: um divisor de águas com o dobro de núcleos.
Durante o evento CES 2026, a AMD apresentou seu processador EPYC Venice, equipado com a revolucionária arquitetura de núcleo Zen 6. Este novo chip exibe melhorias significativas na quantidade de núcleos e na eficiência de desempenho, tornando-se o primeiro processador para data centers a utilizar a tecnologia de fabricação de ponta de 2nm da TSMC.
A série EPYC Venice “Zen 6” agora conta com oito robustos chiplets Zen 6C e dois chips de E/S, além de diversos chiplets auxiliares para gerenciamento. A AMD promete uma melhoria impressionante de mais de 70% em desempenho e eficiência, incluindo um aumento de mais de 30% na densidade de threads. Disponível em configurações com um setup padrão de 192 núcleos, cada um com 16 chiplets, apresenta 12 núcleos Zen 6 e 768 MB de cache L3.

Embora não seja tão gigantesco quanto o MI455X, o EPYC Venice ainda é uma CPU formidável, capaz de apresentar até 256 núcleos. O núcleo de cada CPU AMD EPYC Venice é o novo chiplet Zen 6C, que agora acomoda 32 núcleos — um aumento notável de 100% em comparação com seu antecessor, o chiplet Zen 5C, que tinha 16 núcleos. Notavelmente, cada chiplet Zen 6C vem com 128 MB de cache L3, totalizando 1.024 MB em toda a CPU.

Em relação ao tamanho do chip, os novos chiplets Zen 6C dos processadores EPYC Venice medem aproximadamente 155 mm², quase o dobro dos chiplets Zen 5C, que ocupam cerca de 85 mm². Os novos componentes são fabricados utilizando o processo N2P da TSMC, enquanto os chips Zen 5C mais antigos utilizavam a tecnologia N3E. Isso se traduz em um aumento de 82, 3% no tamanho do chip em comparação com a geração anterior, permitindo tamanhos de cache maiores e o dobro de núcleos.
Venice IOD: ~375mm² N6 x 2 Turin IOD: ~426mm² N6 x 1 Zen6c CCD: 32 núcleos = ~155mm² N2 Zen5c CCD: 16 núcleos = ~85mm² N3E https://t.co/n4GJGNWqlo
-Hasan Mujtaba (@hms1193) 12 de janeiro de 2026
A série AMD EPYC Venice integrará dois grandes chips de E/S, abrigando controladores de memória, controladores PCIe e diversas outras propriedades intelectuais, incluindo aceleradores específicos para IA. Cada chip de E/S, baseado na tecnologia N6 da TSMC, terá cerca de 375 mm². Em contraste, a geração anterior de CPUs EPYC Turin incluía um único chip de E/S com 426 mm².
Principais comparações entre o AMD EPYC Venice e as gerações anteriores
- CCD Zen6c: 32 núcleos = ~155 mm² N²
- CCD Zen5c: 16 núcleos = ~85mm² N3E
Comparação de IOD:
- Veneza IOD: ~375mm² N6 x 2
- Turim IOD: ~426mm² N6 x 1
Comparação de desempenho da CPU:
- EPYC 9006 “Venice” com Zen 6C: 256 núcleos / 512 threads / até 8 CCDs / 1024 MB de cache L3
- EPYC 9005 “Turin” com Zen 5C: 192 núcleos / 384 threads / até 12 CCDs / 384 MB de cache L3
- EPYC 9006 “Venice” com Zen 5: 96 núcleos / 192 threads / até 8 CCDs / 384 MB de cache L3
- EPYC 9005 “Turin” com Zen 5: 96 núcleos / 192 threads / até 16 CCDs / 384 MB de cache L3
Os dois chips de E/S contribuem com um total de 750 mm² de área dedicada exclusivamente a funções de entrada/saída, o que demonstra o compromisso da AMD em aprimorar as capacidades de suas plataformas EPYC para data centers. Os futuros processadores AMD EPYC Venice se consolidarão como uma potência, prontos para competir com os futuros processadores Diamond Rapids da Intel, construídos no processo de fabricação 18A, que também devem incluir opções de 256 e 192 núcleos.
Visão geral das famílias de CPUs AMD EPYC:
| Nome de família | AMD EPYC Summer | AMD EPYC Veneza | AMD EPYC Turin-X | AMD EPYC Turin-Dense | AMD EPYC Turin | AMD EPYC Siena | AMD EPYC Bergamo | AMD EPYC Genoa-X | AMD EPYC Gênova | AMD EPYC Milan-X | AMD EPYC Milão | AMD EPYC Roma | AMD EPYC Nápoles |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Marca familiar | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
| Lançamento em família | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
| Arquitetura da CPU | Eram 7 | Eram 6 | Eram 5 | Zen 5C | Eram 5 | Eram 4 | A temperatura era de 4°C. | Zen 4 V-Cache | Eram 4 | Eram 3 | Eram 3 | Eram 2 | Era 1 |
| Nó de processo | A definir | TSMC de 2 nm | 4nm TSMC | TSMC de 3 nm | 4nm TSMC | 5nm TSMC | 4nm TSMC | 5nm TSMC | 5nm TSMC | 7nm TSMC | 7nm TSMC | 7nm TSMC | GloFo de 14 nm |
| Nome da plataforma | SP7 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
| Soquete | A definir | A definir | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
| Número máximo de núcleos | A definir | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
| Número máximo de fios | A definir | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
| Cache L3 máximo | A definir | A definir | 1536 MB | 384 MB | 384 MB | 256 MB | 256 MB | 1152 MB | 384 MB | 768 MB | 256 MB | 256 MB | 64 MB |
| Design de Chiplet | A definir | 8 CCDs (1 CCX por CCD) + 2 IOD? | 16 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 16 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 12 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (1 CCX por CCD) + 1 IOD | 8 CCDs (2 CCXs por CCD) + 1 IOD | 4 CCDs (2 CCXs por CCD) |
| Suporte de memória | A definir | DDR5-12800 | DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
| Canais de memória | A definir | 16 canais (SP7) | 12 canais (SP5) | 12 canais | 12 canais | 6 canais | 12 canais | 12 canais | 12 canais | 8 canais | 8 canais | 8 canais | 8 canais |
| Suporte geral PCIe | A definir | 128-192 PCIe Gen 6 | A definir | 128 PCIe Gen 5 | 128 PCIe Gen 5 | 96 Geração 5 | 128 Geração 5 | 128 Geração 5 | 128 Geração 5 | 128 Geração 4 | 128 Geração 4 | 128 Geração 4 | 64 Gen 3 |
| TDP (máx.) | A definir | ~600W | 500W (cTDP 600W) | 500W (cTDP 450-500W) | 400W (cDP 320-400W) | 70-225W | 320W (cTDP 400W) | 400W | 400W | 280W | 280W | 280W | 200W |
Deixe um comentário