TSMC rezygnuje z technologii High-NA EUV w procesie A14 (1,4 nm) na rzecz efektywności kosztowej ponad wydajność

Ostatnie aktualizacje wskazują, że TSMC nie będzie integrować litografii High-NA EUV w procesie produkcyjnym nadchodzących układów A14. Zamiast tego kolos półprzewodników planuje wykorzystać tradycyjną technologię EUV 0, 33-NA.

Zmiana strategiczna TSMC: priorytetowe traktowanie sprawdzonej technologii ponad EUV o wysokiej NA

TSMC od dawna jest uznawane za lidera innowacji w dziedzinie półprzewodników, często wyznaczając standardy dla branży. Jednak podczas niedawnego NA Technology Symposium, starszy wiceprezes TSMC, Kevin Zhang, ujawnił, że firma decyduje się zrezygnować z litografii High-NA EUV w procesie produkcyjnym A14. Decyzja ta oznacza poleganie na sprawdzonej technologii, która może zapewnić Intel Foundry i niektórym producentom DRAM przewagę konkurencyjną.

TSMC nie będzie używać litografii EUV o wysokiej NA do tworzenia wzorów na chipy A14, których produkcja ma rozpocząć się w 2028 r. Od 2 nanometrów do A14 nie musimy używać litografii o wysokiej NA, ale możemy nadal utrzymywać podobną złożoność pod względem etapów przetwarzania.

W każdej generacji technologii staramy się minimalizować liczbę podwyżek masek. Jest to bardzo ważne, aby zapewnić rozwiązanie opłacalne kosztowo.

– Kevin Zhang z TSMC

Decyzja ta podkreśla zaangażowanie TSMC w utrzymanie wydajności i opłacalności procesów produkcyjnych, jednocześnie poruszając się po zmieniającym się krajobrazie technologii półprzewodnikowej. Konsekwencje tego wyboru mogą znacząco wpłynąć na dynamikę konkurencji w branży półprzewodników.

To rozwijająca się historia…

Źródło i obrazy