Oczekuje się, że SMIC zakończy prace nad rozwojem układów scalonych 5 nm do 2025 r.; koszty produkcji mogą przekroczyć koszty TSMC o 50% ze względu na starzenie się sprzętu

Oczekuje się, że SMIC zakończy prace nad rozwojem układów scalonych 5 nm do 2025 r.; koszty produkcji mogą przekroczyć koszty TSMC o 50% ze względu na starzenie się sprzętu

Ostatnie raporty wskazują, że Semiconductor Manufacturing International Corporation (SMIC) napotkało kilka wyzwań w dążeniu do zaawansowanej produkcji chipów, w szczególności z powodu braku dostępu do najnowocześniejszego sprzętu litograficznego Extreme Ultraviolet (EUV).To ograniczenie utrudniło firmie wysiłki na rzecz przekroczenia węzła technologii 7 nm. Według prognoz SMIC jest na dobrej drodze do zakończenia rozwoju chipów 5 nm w 2025 r.

Wyzwania związane z korzystaniem ze sprzętu DUV

Wykorzystanie starszych narzędzi litograficznych Deep Ultraviolet (DUV) może umożliwić SMIC osiągnięcie celów 5 nm. Jednak podejście to wiąże się ze znacznymi wadami. Co ciekawe, koszty związane z produkcją mają być o 50% wyższe niż koszty konkurencyjnej firmy TSMC w przypadku porównywalnych procesów produkcyjnych. Ponadto, wydajność układów scalonych SMIC ma wynieść zaledwie jedną trzecią tego, co TSMC osiąga przy użyciu tej samej technologii.

Raport Kiwoom Securities, wyróżniony przez informatora @Jukanlosreve, podkreśla przewidywany harmonogram ukończenia 5-nm chipów SMIC. Firma napotkała przeszkody podczas produkcji tych zaawansowanych węzłów, szczególnie w odniesieniu do masowej produkcji serii Mate 70 Huawei z Kirin 9020 zbudowanym na węźle 7 nm. Jeśli SMIC uda się zrealizować swoje ambitne cele, może nadal napotkać wiele wyzwań po drodze.

Jak wskazano, przewiduje się, że 5-nm płytki SMIC będą wiązać się z wysokimi kosztami ze względu na poleganie na starszej technologii DUV, która wymaga dodatkowego wzorowania w celu osiągnięcia pożądanej precyzji litografii. Wyższa cena i niższe wydajności łączą się, tworząc potężną barierę dla SMIC, gdy firma stara się konkurować w szybko ewoluującym krajobrazie półprzewodników.

Perspektywy na przyszłość i przeszkody

Dodatkowe etapy produkcji wprowadzone ze względu na ograniczenia technologii DUV nie tylko wydłużą czas produkcji płytek 5 nm, ale prawdopodobnie również doprowadzą do większej liczby wadliwych produktów. Kluczowym czynnikiem będzie to, czy SMIC będzie w stanie opracować własną technologię EUV, która jest obecnie w fazie produkcji próbnej i ma zostać uruchomiona w trzecim kwartale 2025 r. Ponadto SiCarrier, chiński producent sprzętu powiązany z Huawei, aktywnie bada alternatywy dla technologii ASML, które mogą pomóc w przezwyciężeniu tych ograniczeń.

Podczas gdy dokładny harmonogram zwiększonej produkcji 5-nm płytek SMIC pozostaje niejasny, @Jukanlosreve zauważa, że ​​Huawei planuje wykorzystać tę technologię w swoim układzie Ascend 910C AI. Ta inicjatywa ma na celu zmniejszenie zależności Chin od oferty firmy NVIDIA. Udany rozwój lokalnych maszyn EUV może umożliwić SMIC dążenie do jeszcze bardziej zaawansowanych węzłów technologii półprzewodnikowej w przyszłości. Będziemy informować o postępach SMIC w procesie 5 nm w nadchodzących tygodniach.

Źródło wiadomości: @Jukanlosreve

Źródło i obrazy

Powiązane artykuły:

Polecani aktorzy do roli braci w filmach „1923” i „Twisters” – co sądzą fani!
EA Games uruchamia platformę Amazon Luna Cloud po wieloletniej umowie

Dodaj komentarz ▼

Twój adres e-mail nie zostanie opublikowany. Wymagane pola są oznaczone *