Układ SoC Dimensity 9500 zawiera architekturę procesorów „Travis” i „Gelas” ze wsparciem SME firmy ARM, podobną do układu M4 firmy Apple

Ponieważ szczegóły dotyczące flagowego chipsetu Dimensity 9500 firmy MediaTek na rok 2025 szybko się pojawiają, spodziewamy się, że pełna specyfikacja zostanie ujawniona w przyszłym miesiącu. Ostatnia wskazówka od osoby z wewnątrz ujawniła kluczowe informacje dotyczące SoC, podkreślając integrację nadchodzących architektur procesorów „Travis” i „Gelas”, których ARM jeszcze oficjalnie nie ogłosił. Przyjrzyjmy się bliżej temu intrygującemu rozwojowi.

Kluczowe specyfikacje Dimensity 9500: spostrzeżenia z ostatnich wskazówek

Chociaż szczegóły dotyczące architektur „Travis” i „Gelas” pozostają skąpe, znany przeciekacz Digital Chat Station wskazał, że Dimensity 9500 wykorzysta kombinację rdzeni Cortex-X930 i Cortex-A730. Oczekiwana konfiguracja rdzeni „2 + 6” jest zgodna z wcześniejszymi raportami, sugerując strategiczne odejście od poprzedniej konfiguracji „1 + 3 + 4” firmy MediaTek. Ta zmiana wydaje się odzwierciedlać podejście firmy Qualcomm z ich chipsetami Snapdragon 8 Elite i Snapdragon 8 Elite Gen 2.

Powody tej restrukturyzacji klastra CPU nie zostały jeszcze wyjaśnione, ale wydaje się, że ma ona na celu zwiększenie konkurencyjności w stosunku do rywali w branży. Ponadto oczekuje się, że Dimensity 9500 będzie obsługiwał Scalable Matrix Extension (SME) firmy ARM. Co ciekawe, zarówno Snapdragon 8 Elite Gen 2, jak i Dimensity 9500 są gotowe do wdrożenia SME w przyszłym roku, co może przynieść znaczący wzrost wydajności o 20% w zadaniach wielowątkowych.

Scalable Matrix Extension to zestaw instrukcji zaprojektowany w celu zwiększenia wydajności krzemu w przetwarzaniu złożonych obciążeń. Interesujące jest to, że układ M4 firmy Apple obsługuje architekturę ARMv9 ze zgodnością SME, co przyczyniło się do imponujących wyników w Geekbench 6. Jeśli chodzi o Dimensity 9500, krążą pogłoski, że MediaTek planuje wykorzystać zaawansowaną technologię 3 nm N3P firmy TSMC, z częstotliwościami szczytowymi sięgającymi do 4,00 GHz, co wzmacnia wcześniejsze dyskusje na temat możliwości układu.

Według informatora, spodziewana poprawa wydajności w przyszłym roku ma być znacząca; jednak nie udostępniono jeszcze wstępnych danych porównawczych. Nawet gdyby takie dane były dostępne, to jest za wcześnie, aby nadmiernie ekscytować się chipsetem, który ma zostać wydany w 2025 r. Chociaż chętnie omówimy te spostrzeżenia, rozsądnie byłoby poczekać do późniejszego okresu 2025 r., kiedy to dostępne będą bardziej kompleksowe dane do analizy.

Źródło wiadomości: Digital Chat Station

Źródło i obrazy