Apple iPhone 18 będzie wyposażony w układ A20 wykorzystujący 3-nm proces N3P firmy TSMC z zaawansowanymi innowacjami w zakresie pakowania

Ostatnie raporty ujawniają, że Taiwan Semiconductor Manufacturing Company (TSMC) czyni znaczące postępy w swoim węźle technologii 2 nm, szczycąc się imponującą wydajnością 60% podczas produkcji próbnej. Jednak pomimo tego postępu istnieją przesłanki, że główni klienci, tacy jak Apple, mogą nie przyjąć tej najnowocześniejszej technologii natychmiast. Wygląda na to, że Apple planuje kontynuować korzystanie z procesu 3 nm N3P firmy TSMC w swoim nadchodzącym chipie A20, który ma zadebiutować wraz z serią iPhone 18 pod koniec 2026 roku.

Oczekuje się, że gigant technologiczny zaprezentuje chipy A19 i A19 Pro dla linii iPhone 17 pod koniec tego roku, z których oba mają być produkowane masowo przy użyciu technologii 3 nm trzeciej generacji TSMC. Podczas gdy A19, A19 Pro i A20 będą wykorzystywać ten sam proces litograficzny, istnieją sugestie, że Apple może włączyć nowe podejście do pakowania, aby uzyskać pewne korzyści w zakresie wydajności. Wydaje się, że nawet tytani branży są ostrożni w kwestii wskakiwania na najnowocześniejsze procesy produkcyjne ze względu na znaczne koszty związane z produkcją płytek, co wskazuje, że przejście na nowsze technologie może zająć trochę czasu.

Eksploracja zaawansowanego pakowania: CoWoS firmy TSMC dla procesora Apple A20

Apple podobno bada różne zaawansowane technologie pakowania, aby zoptymalizować wydajność i energooszczędność swoich chipsetów. Rosnące koszty płytek, ponieważ TSMC rozwija swoje możliwości produkcyjne, oznaczają, że firmy takie jak Apple muszą znaleźć kreatywne rozwiązania, aby utrzymać przewagę konkurencyjną, trzymając się węzła 3 nm N3P.

Według spostrzeżeń firmy inwestycyjnej GF Securities, podkreślonych przez MacRumors, nadchodzący układ A20 może wykorzystywać technologię pakowania Chip-on-Wafer-on-Substrate (CoWoS) firmy TSMC. To innowacyjne podejście umożliwia integrację wielu komponentów układu, w tym rdzeni wydajności i efektywności, Neural Engine, klastrów GPU i pamięci podręcznej, w bardziej kompaktowym formacie.

Wykorzystując technologię CoWoS firmy TSMC, Apple może zoptymalizować przestrzenne rozmieszczenie tych komponentów, co nie tylko oszczędza cenną przestrzeń, ale także zwiększa ogólną wydajność. Ta metoda pakowania może poprawić wydajność poprzez skrócenie ścieżek sygnału i zwiększenie szybkości transferu danych. Ponadto Apple rozważa opakowanie Small Outline Integrated Circuit Molding-Horizontal (SoIC-MH) firmy TSMC dla swojego wyższej klasy układu scalonego M5 System on Chip (SoC), co sygnalizuje strategiczną zmianę w kierunku zaawansowanych rozwiązań pakowania, a nie polegania wyłącznie na nowych procesach produkcyjnych.

Źródło i obrazy