AMD rozszerza ofertę procesorów EPYC o procesory Venice i Verano, wprowadzając nowe gniazda SP7 i SP8, które przewyższają platformy SP5 i SP6

Ostatnie wydarzenia dotyczące nadchodzących gniazd AMD SP8 i SP7 ujawniły znaczące udoskonalenia zaprojektowane z myślą o nowych procesorach EPYC Venice i Verano z architekturą Zen 6. Innowacje te odzwierciedlają zaangażowanie AMD w zwiększanie gęstości obliczeniowej i ogólnej wydajności.

AMD prezentuje gniazda SP8 i SP7 dla procesorów EPYC Venice i Verano

W zeszłym roku zapowiedziano procesory AMD EPYC Venice i EPYC Verano. Seria Venice ma zostać wyposażona w do 256 rdzeni i architekturę Zen 6, a jej premiera planowana jest na 2026 rok. Tymczasem seria Verano, której premiera planowana jest na 2027 rok, będzie tańszą alternatywą opartą na tej samej platformie Zen 6.

HELM Technology, wiodący tajwański producent podzespołów, przedstawił szczegóły techniczne nowych gniazd. Gniazdo SP7 będzie miało wymiary 123, 6 x 100, 6 mm, co stanowi 12% wzrost w porównaniu z istniejącymi gniazdami SP5, obsługującymi procesory EPYC Genoa i Turin. Ta zmodernizowana konstrukcja wykorzystuje mechanizm mocowania gniazda (SRM) i składa się z czterech kluczowych warstw: SRM na górze, środkowej płyty nośnej, obudowy na płycie głównej oraz backplate, które zostały zaprojektowane z myślą o optymalnej wydajności.

Slajd prezentacji zatytułowany „Gniazdo procesora FIT_AMD SP7 i SP8” — Źródło obrazu: HELM Technology

Drugie gniazdo, SP8, zaprojektowane specjalnie dla procesorów EPYC Verano, ma wymiary 123, 9 x 80, 9 mm, co czyni je nieco większym o 7% w porównaniu z poprzednikiem, SP6. Godnym uwagi ulepszeniem w SP8 jest implementacja mechanizmu ładowania SRM, różniącego się od mechanizmu SAM (Socket Actuation Mechanism) zastosowanego w SP6.

Kluczowe cechy platformy AMD SP7

Platforma SP7 została zaprojektowana z myślą o maksymalizacji wydajności, obsługując do 16-kanałowej pamięci DRAM DDR5 o imponującej prędkości do 8000 MT/s ECC i 12 800 MT/s MRDIMM w konfiguracjach 1DPC. Platforma będzie obsługiwać takie typy pamięci, jak RDIMM, 3DS RDIMM, MRDIMM i Tall DIMM, zachowując jednocześnie obsługę wielu przeplotów pamięci.

Analizując możliwości wejścia/wyjścia, platforma AMD SP7 będzie obsługiwać dwa gniazda, co pozwoli na zastosowanie dwóch gniazd nowej generacji na płycie głównej, i zaoferuje szeroką przepustowość z maksymalnie 128 liniami PCIe Gen 6.0, z których każda może zapewnić przepustowość 64 Gb/s. Dodatkowo, oferuje do 16 dodatkowych linii PCIe Gen 4 dla rozszerzonej funkcjonalności.

Podsumowując, platforma AMD SP7 charakteryzuje się:

Obsługa do 16 kanałów DDR5
Pamięć DDR5 ECC o prędkości do 8000 MT/s
Prędkość pamięci DDR5 RDIMM do 12 800 MT/s
Obsługa modułów RDIMM, 3DS RDIMM, MRDIMM i Tall DIMM
Do 128 linii PCIe Gen 6 + 16 linii PCIe Gen 4 na platformie 2P
Do 96 linii PCIe Gen 6 + 8 linii PCIe Gen 4 na platformie 1P

Kluczowe cechy platformy AMD SP8

Natomiast platforma SP8 ma na celu zapewnienie solidnego rozwiązania klasy podstawowej, jednocześnie obsługując procesory EPYC Verano. Zachowuje ona kompatybilność z podobnie imponującymi możliwościami pamięci, ale jest zoptymalizowana pod kątem konfiguracji 8-kanałowych. Co ciekawe, SP8 zwiększa liczbę linii Gen 6.0, zapewniając do 192 linii PCIe Gen 6.0 w konfiguracjach dwugniazdowych i 128 linii w konfiguracjach jednogniazdowych.

Podsumowując, platforma AMD SP8 obejmuje:

Obsługa do 8 kanałów DDR5
Pamięć DDR5 ECC o prędkości do 8000 MT/s
Prędkość pamięci DDR5 RDIMM do 12 800 MT/s
Obsługa modułów RDIMM, 3DS RDIMM, MRDIMM i Tall DIMM
Do 192 linii PCIe Gen 6 + 16 linii PCIe Gen 4 na platformie 2P
Do 128 linii PCIe Gen 6 + 8 linii PCIe Gen 4 na platformie 1P

Procesory AMD EPYC Venice, w konfiguracji Zen 6C lub Zen 6 Dense, będą obsługiwać do 32 rdzeni na chiplet (CCD) w sumie ośmiu CCD, co daje imponującą liczbę 256 rdzeni. Każdy CCD będzie zawierał 128 MB pamięci podręcznej L3, co łącznie da 1 GB pamięci podręcznej w całym układzie.

Co więcej, architektura obejmuje dwa moduły I/O obsługujące PCIe Gen 6.0 i CXL 3.1, a także pamięć DDR5-8000, co potwierdza ciągłą innowacyjność firmy AMD w obszarze centrów danych.

Standardowe procesory AMD EPYC Venice i Verano, zbudowane na rdzeniach Zen 6, będą miały do 12 rdzeni na matrycę CCD, wykorzystując tę samą architekturę podwójnego układu I/O. Powstałe konfiguracje mogą zapewnić do 96 rdzeni i 192 wątków, porównywalnie z obecną ofertą Turin, a jednocześnie mogą pochwalić się efektywnym pod względem przepustowości rozmiarem pamięci podręcznej wynoszącym 48 MB na matrycę CCD – co oznacza wzrost o 50% w porównaniu z 32 MB pamięci podręcznej L3 w poprzedniej generacji Zen 5.

EPYC 9006 „Venice” z Zen 6C: 256 rdzeni / 512 wątków / do 8 matryc CCD / 1024 MB pamięci podręcznej L3
EPYC 9005 „Turin” z Zen 5C: 192 rdzenie / 384 wątki / do 12 matryc CCD / 384 MB pamięci podręcznej L3
EPYC 9006 „Venice” z Zen 5: 96 rdzeni / 192 wątki / do 8 matryc CCD / 384 MB pamięci podręcznej L3
EPYC 9005 „Turin” z Zen 5: 96 rdzeni / 192 wątki / do 16 matryc CCD / 384 MB pamięci podręcznej L3

Co ciekawe, raporty wskazują, że procesory EPYC SP7 będą charakteryzować się mocą obliczeniową (TDP) na poziomie około 600 W, co stanowi wzrost w porównaniu z 400 W w modelach Zen 5, podczas gdy warianty SP8 mają działać w zakresie TDP od 350 do 400 W. AMD wyraźnie dąży do zwiększenia liczby rdzeni, mocy obliczeniowej i wydajności wejścia/wyjścia, przygotowując grunt pod zaawansowane rozwiązania dla centrów danych dzięki nadchodzącym procesorom Venice i Verano.

W miarę jak zbliża się data premiery tych imponujących procesorów, rośnie podekscytowanie związane z usprawnieniami, jakie wprowadzą one do segmentu centrów danych.

Źródło wiadomości: @Olrak29_

Źródło i obrazy